CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 298.99 .00 .01 .02 .03 ... 4323 »
  1. jisuanqi

    0下载:
  2. fpga开发板实现按键两位数加减乘除运算。通过数码管显示-FPGA development board to achieve key two digit add, subtract, multiply and divide operations. Through the digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:tangfei
  1. 3-8decoder

    0下载:
  2. 3-8线译码器,输入为3位的二进制数字,进行译码,得到有效数字(3-8 wire decoder, input to 3 bits of binary digit, carry on decoding and get effective number.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:5.32mb
    • 提供者:薰衣草1
  1. abc

    0下载:
  2. cpld 的频率计的编程,利用程序编辑一个可变频率频率计-cpld programming frequency meter, use the procedure to edit a variable frequency frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:gjygjy
  1. CPU

    1下载:
  2. 多周期CPU设计,使用Verilog HDL语言编程,实现MIPS的指令系统。-CPU design with verilog hdl language.Instructions from MIPS.Something in detial is not perfect.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:Po
  1. stratix_handbook

    0下载:
  2. Altera 公司生产的FPGA系列中的高端产品stratix一代用户手册这个也能从Altera官方网站上下载。-Altera' s FPGA series production of high-end products stratix generation of user manuals that are downloaded from the Altera website.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:carris
  1. DE2_70_AUDIO

    0下载:
  2. altera ed2 -70开发板关于音频处理的原始代码1-altera ed2-70 Development Board on the audio processing of the original code 1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:dirk
  1. DDS

    0下载:
  2. 基于FPGA完成2001年电子设计竞赛直接数字频率合成器,有FPGA部分、MSP430程序以及相互通信的程序,完成题目全部要求-FPGA-based Electronic Design Competition 2001 complete direct digital frequency synthesizer, there is part of the program FPGA, MSP430 procedures and communicate with each other, to comp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.32mb
    • 提供者:
  1. AN170

    0下载:
  2. AMBA Application Note: AN170 - AHB masters and slaves design for Virtex 4 and Virtex 5 Logic Tiles. -AMBA Application Note: AN170- AHB masters and slaves design for Virtex 4 and Virtex 5 Logic Tiles. This example shows how to implement AHB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:余曉民
  1. fpga-vga

    0下载:
  2. 本设计介绍了一种利用可编程器件FPGA,应用VHDL和Verilog两种语言实现VGA(video graphic array)图像控制器的设计方案,通过采用FPGA(Filed programmable Gate Array)芯片设计和VGA接口将要显示的数据直接送到显示器主要设计出一些重要图像的各个功能模块,并且通过系统仿真软件和FPGA硬件实验板来验证设计结果的正确性。 本设计首先对FPGA芯片和图像的显示原理以及VGA显示器的控制方法做了清晰的阐述,然后在此基础上使用FPGA设计V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:郭晓阳
  1. Handbook-of-Floating-Point-Arithmetic---Birkhause

    0下载:
  2. Floating-point arithmetic (2008), ADD, SUB, MUL, SQRT, FUNCTION (IEEE 754-1985 Standard, IEEE 854-1987 Standard, New IEEE 754-2008 Standard)-Floating-point arithmetic (2008), ADD, SUB, MUL, SQRT, FUNCTION (IEEE 754-1985 Standard, IEEE 854-1987 Stand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.32mb
    • 提供者:ricvadim
  1. Tetris_Zedboard

    2下载:
  2. 俄罗斯方块 ”FPGA实现本项目主要在FPGA上实现了一个经典小游戏“俄罗斯方块”。本项目基本解决方案是,使用Xilinx Zynq系列开发板ZedBoard作为平台,实现主控模块,通过VGA接口来控制屏幕进行显示。-New Tetris
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.31mb
    • 提供者:刑天
  1. etd-0902105-183321

    0下载:
  2. WAVELET-BASED SPEECH ENHANCEMENT SYSTEM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.31mb
    • 提供者:seojinwon
« 1 2 ... .93 .94 .95 .96 .97 298.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com