CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 298.99 .00 .01 .02 .03 ... 4323 »
  1. COLOR

    0下载:
  2. VGA彩条 竖彩条 横彩条 产生棋盘格 行同步 场同步 场同步-VGA color of the vertical color of the horizontal color bar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1014byte
    • 提供者:蒙板
  1. lcd

    0下载:
  2. 用单片机控制液晶屏的显示,两行显示,光标闪烁-MCU control with LCD display, two-line display, cursor blinking, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1014byte
    • 提供者:吴程序
  1. 14

    0下载:
  2. it is used in fpga implementation in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1014byte
    • 提供者:prashant
  1. fenpin

    0下载:
  2. 出租车计价器层次化设计中的分频模块,此模块的功能为将接收到的出租车行驶信号以及时钟信号进行分频。-Taxi meter hierarchical design frequency module, this module will receive taxi driving signal and the clock signal divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1014byte
    • 提供者:徐仕伟
  1. 计数器:generate语句的应用

    0下载:
  2. VHDL语言应用实例,计数器的设计,用GENERATE语句实现-VHDL example, counter design, realization GENERATE statement
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1015byte
    • 提供者:刘杰
  1. pulse

    0下载:
  2. 利用分频可以产生一系列脉冲,根据输入脉冲的不同决定你得到的一系列脉冲频率
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1015byte
    • 提供者:杨强
  1. clr_m

    0下载:
  2. 用FPGA实现的模糊控制器 部分用VHDL编写的源程序
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1015byte
    • 提供者:
  1. delay.rar

    0下载:
  2. 用vhdl的状态机实现精确的1us的延时程序,VHDL state machine used to achieve precise 1us delay procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:1015byte
    • 提供者:yim
  1. traffic

    0下载:
  2. 实现交通灯的vhdl程序,可在quartus里运行,这是一个平时实验课中场遇到的小程序。-Vhdl traffic lights to achieve the program can be run in quartus, this is a normally encountered in the experimental class midfielder applet.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1015byte
    • 提供者:
  1. fenpinqi

    0下载:
  2. 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循 环下去。这种方法可以实现任意的偶数分频。-Dual frequency many times: even several times frequency should be more familiar with all the sub-fre
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1015byte
    • 提供者:范尼
  1. qiangdaqi1

    0下载:
  2. 这是一个数电的4选手抢答器的设计报告 内容详细具体 请查收-This one of the few -- six players Responder Design Report details specific Check-This is one of four players to answer in a few electrical device designed to report detailed and specific please check-This is one of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1015byte
    • 提供者:不点
  1. alarm_judge

    0下载:
  2. 基于VHDL语言的闹钟音乐模块。改变状态机中的乐谱可以实现不同音乐-music unit based on VHDL. Changing rhymth in state machine in order to play different music.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1015byte
    • 提供者:Zhang
« 1 2 ... .93 .94 .95 .96 .97 298.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com