资源列表
v-miao
- verilog的秒表计算和显示，详细的代码和分析，逻辑清楚，适合初学者学习。-Verilog stopwatch calculation and display, detailed code and analysis, logic clear, suitable for beginners to learn.
uart_for_MCU
- 用VHDL为MCU编写的可用UART-通用异步收发器程序
232uart0
- 232uart msp430f449使用的是uart0口-232uart msp430f449used uart0
led
- 关于led灯显示的代码，自己已经亲自验证，供大家学习使用。
ICL7135
- 本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL
myDPll
- 本人写的数字锁相环，有模拟数据，学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。
VHDLSourceProgramofAudioFrequencySignalGenerator.r
- 音频信号发生器的VHDL源程序,在FPGA中实现不同频率的输出并将按键信息送给数码管显示。-VHDL source program of Audio Frequency Signal Generator
VGAcolorgenerator
- vhdl语言描述的VGA显示彩条发生器-VGA display color bars generator based on VHDL
ddc_cic3_hf
- vhdl语言实现CIC滤波器，用于数字下变频-vhdl
Full.adder
- Verilog的RTL级别全加器和测试平台，测试通过-Verilog RTL level full adder and test benck
txc_ad9957ctrl
- ad9957芯片配置程序，包括将并行18位数据专程spi口传输。基于quartusII创建-ad9957 chip configuration procedures, including a special trip to the parallel 18-bit data transfer spi port. Created based on quartusII
UART_Transmitter
- 将16为并行数据转换为串行数据输出，可以根据需要方便的更改位宽和数据长度-The 16 parallel data into serial data output, you can easily change the bit width required and the data length