CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .88 .89 .90 .91 .92 293.94 .95 .96 .97 .98 ... 4323 »
  1. lcd

    0下载:
  2. verilog语言,该程序用于描述spartan3E开发板上的lcd的显示,对于其他的lcd显示可以从此程序修改并直接运用-verilog language, the program for describe spartan3E development board lcd display for other lcd display, can begin to changes in procedures and the use of direct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:1006byte
    • 提供者:neal
  1. ADS1278

    1下载:
  2. ADS1278 8通道ADC数据采集程序,AD采样深度24bit,保留16bit输出。状态机编写。-ADS1278 8-channel ADC data collection procedures, AD sampling depth of 24bit, 16bit output reserved. Write state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1006byte
    • 提供者:郭俊媛
  1. converter(D-B)

    0下载:
  2. 用移位快速实现10进制转2进制,无需除法器-quick converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1007byte
    • 提供者:ASIC/FPGA
  1. bin_bcd

    0下载:
  2. verilog实现的而进制转BCD码的源码-verilog implementation of the binary code of the source switch BCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1007byte
    • 提供者:龚俊杰
  1. lcd_control

    0下载:
  2. The LCD control for a virtex 5 LCD. It works perfectly.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1007byte
    • 提供者:Dan
  1. Animator

    0下载:
  2. it is a file written in VHDL to demonstrate a animation on a touch screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1007byte
    • 提供者:keeth
  1. DS1307-Sample-Code

    0下载:
  2. Here Sample code for DS1307 RTC using I2C Protocol With PIC16F887 microchip IC-Here Sample code for DS1307 RTC using I2C Protocol With PIC16F887 microchip IC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1007byte
    • 提供者:DS
  1. traffic-lights

    0下载:
  2. 交通信号灯的控制程序代码,代码注释清晰,完整,经仿真验证功能正确-Traffic lights control code, code comments clear, complete, correct simulation function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:1007byte
    • 提供者:Li yanqing
  1. DEMGIAY

    0下载:
  2. Count the seconds between 00-99, 7 segment LED display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1007byte
    • 提供者:minhthe
  1. DEMJOHN741

    0下载:
  2. Card count past johnson 8 bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1007byte
    • 提供者:minhthea8
  1. timer

    0下载:
  2. 使用VERILOG實現時鐘,並附上TB供測試-Use VERILOG realize the clock, along with tests for TB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1007byte
    • 提供者:opgp
  1. convolution

    0下载:
  2. Source code for convolution of two complex number is written in Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1007byte
    • 提供者:bcd
« 1 2 ... .88 .89 .90 .91 .92 293.94 .95 .96 .97 .98 ... 4323 »
搜珍网 www.dssz.com