CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 2967.68 .69 .70 .71 .72 ... 4323 »
  1. KEY_IP

    0下载:
  2. 4X4 矩阵按键的ip核 fpga 测试通过-4 x4 matrix key IP core nuclear test by fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:2.28kb
    • 提供者:zhanghai
  1. 12864

    0下载:
  2. Lcd12864驱动文件 根据SOPC Builder设置编写-Lcd12864 driver files based on SOPC Builder set to write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:1.67kb
    • 提供者:zhanghai
  1. shejilegeshangxiazidongkongzhi

    0下载:
  2. Verilog 的设计的程序。反复看了很久,电梯设计很是实用性强的一个程序,现在分享给大家,很多实验室做设计的时候需要,希望可以用到-The Verilog design program. Repeatedly looked for a long time, elevator design is very practical program for everyone now share many laboratory design needs can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1.12kb
    • 提供者:wuliang
  1. BMD

    0下载:
  2. 完整的verilog编写的pcie实例,通过DMA方式实现高速数据收发,对pcie作者有很好的借鉴价值。-Complete verilog prepared the pcie instance, to send and receive high-speed data via DMA mode the pcie of the reference value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:60.09kb
    • 提供者:wang fangwen
  1. SDRAM_control_design

    0下载:
  2. 一个SDRAM控制器的参考设计vhdl语言,包含了全部逻辑功能代码以及约束文件,包括一些综合布线后的文件和波形,有较高的参考价值。-A SDRAM controller reference design vhdl language contains all logic code as well as the constraints file, including files and waveform integrated wiring, there is a high reference val
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:2.47mb
    • 提供者:wang fangwen
  1. ripple_carry_adder

    0下载:
  2. 行波加法器,Verilog语言编写。行波加法器,Verilog语言编写-The line wave adder Verilog language. The line wave adder Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:619byte
    • 提供者:周杰伦
  1. fashenqi(shunxu)

    0下载:
  2. Verilog 这个程序是一个关于顺序形成的发生器,希望大家多多批评指正,可用之人能够用得到-Verilog This program is a sequential formation generator, and hope a lot of criticism and the person available to get
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:2.7kb
    • 提供者:wuliang
  1. sequence-detector

    0下载:
  2. 序列检测器的设计与实现。功能要求:检测器有一个输入端X,被检测的信号为二进制序列串行输入,检测器有一个输出端Z,当二进制序列连续有四个1时,输出为1,其余情况均输出为0。如:X:1101111110110,Z:0000001110000。 -Design and Implementation of the sequence detector. Functional requirements: the detector has an input terminal X and the dete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:29kb
    • 提供者:gaochaoliang
  1. MAC

    0下载:
  2. 在FPGA硬件上,使用verilog语言编写的一个乘累加器程序。-FPGA hardware, a multiply accumulator verilog language program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2.53kb
    • 提供者:苏亭
  1. i2c

    0下载:
  2. uboot i2c driver code for arm a5 dual core cpu imapx820, which is an soc of infotmic.
  3. 所属分类:Driver develop

    • 发布日期:2017-11-14
    • 文件大小:68.07kb
    • 提供者:John
  1. DE2_70_AUDIO

    0下载:
  2. 这是基于DE2_70开发板的音频采集程序,使用了niosII软核,实现音频数据的采集和播放。-This is the audio capture program based on DE2_70 development board, use the niosII soft core to capture and playback of audio data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:6.53mb
    • 提供者:多乐
  1. OV7670_Verilog

    1下载:
  2. 硬件方式初始化OV7670代码,使用Verilog,I2C_Controller.v为底层SCCB 驱动文件; I2C_CCD_Config.v为初始化参数在此文件中配置;cmos_top.v为硬件读取OV7670输出时序; 另外需要给OV7670 输入XCLK时钟, 可以是 50MHZ-Hardware initialized OV7670 code using Verilog I2C_Controller.v the underlying the SCCB driver fil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-05
    • 文件大小:5.21kb
    • 提供者:多乐
« 1 2 ... .62 .63 .64 .65 .66 2967.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com