CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 2965.66 .67 .68 .69 .70 ... 4323 »
  1. or3

    0下载:
  2. or3,实现3输入,或操作;模块输入,仿真时序图、功能图。-The simulation example or3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:109.77kb
    • 提供者:beginner
  1. dff

    0下载:
  2. D触发器,以模块输入形式,仿真得到时序图、功能图-The simulation example of dff
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:115.97kb
    • 提供者:beginner
  1. 138

    0下载:
  2. 74138译码器,以模块输入形式,实现时序仿真和功能仿真。-The simulation example of 138
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:126.16kb
    • 提供者:beginner
  1. PLD-sub

    0下载:
  2. sub,加法器,quartusII中模块输入形式,仿真加法器时序和功能-a simulation example of sub
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:205.48kb
    • 提供者:beginner
  1. quartus-mult

    0下载:
  2. mult,在quartusII中,以模块输入形式,仿真乘法器mult,得到时序图和功能图-a simulation example of mult
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:292.4kb
    • 提供者:beginner
  1. CRC

    0下载:
  2. 循环冗余校验(CRC)模块设计,包括CRC工作原理、设计原理、程序设计及分析以及仿真分析-Cyclic Redundancy Check (CRC) module design, including CRC works, design principles, program design and analysis, and simulation analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:152.6kb
    • 提供者:Weimiao Cai
  1. LMS_algorithm_matlab

    0下载:
  2. 此matlab代码介绍了LMS(leastMeansquare)的算法实现,具有很好的参考价值-LMS algorithm in adaptive algorithm using a very wide range. Reversal of the traditional the offset algorithm that using this algorithm. This matlab code program great reference significance of the adap
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:813byte
    • 提供者:brianwu
  1. ADC0809-data-collect-and-display

    0下载:
  2. 采用VHDL设计ADC0809数据采集及显示体统, 顶层模块主要是将各个功能模块组合在一起,完成整体的功能。各个子模块作为元件,在顶层模块中对各个子模块例化,传递中间信号。-To VHDL design ADC0809 data acquisition and display the decency, top-level module is the various functional modules together to complete the overall functionality.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:132.68kb
    • 提供者:Weimiao Cai
  1. RLS_adaptive

    0下载:
  2. RLS和LSM算法是自适应算法中常用的,本代码演示了RLS算法的实现。adaptive filter-RLS and LSM algorithm is adaptive algorithm used in this code demonstrates the implementation of the RLS algorithm. adaptive filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1.69kb
    • 提供者:brianwu
  1. wcdma_reciever

    0下载:
  2. 本代码仿真了WCDMA小区搜索。cell_search_cpich scramble wcdmasource-This code emulation WCDMA cell search. cell_search_cpich scramble wcdmasource
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:2.77kb
    • 提供者:brianwu
  1. rake_reciever

    0下载:
  2. wcama rake接收机的matlab仿真。可以作为项目设计的参考matlab代码-wcama rake receiver matlab simulation. Reference matlab code can be designed as a project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:2.15kb
    • 提供者:brianwu
  1. maopaopaixu

    0下载:
  2. 综合对比了几个排序程序之后,发现这个冒泡排序是相对实用性强的,可修改性强-Comprehensive comparison of several sorting procedures, the bubble sort is relatively practical, modifiability
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3.07kb
    • 提供者:wuliang
« 1 2 ... .60 .61 .62 .63 .64 2965.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com