CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 3092.93 .94 .95 .96 .97 ... 4323 »
  1. gun

    0下载:
  2. 一个LED数码管电子钟,涉及计数器,动态扫描-LED digital tube electronic clock, involved in counter, dynamic scanning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:645byte
    • 提供者:黎明
  1. key

    0下载:
  2. 各种键盘控制程序,对学习FPGA键盘类程序有很大的帮助-The various keyboard control program, a great help in learning FPGA keyboard class program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:994.92kb
    • 提供者:zhaorongjian
  1. LCD

    0下载:
  2. lcd12864对学习LCd有一定帮助,适合初学者,欢迎下载学习-lcd12864 on learning the LCd have some help for beginners are welcome to download learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:477.55kb
    • 提供者:zhaorongjian
  1. traffic

    0下载:
  2. 交通灯控制程序,带左转功能,设置每个方向的控制时间不同,适合多种类型的-Traffic light control program with the functionality of a left turn, control time set for each direction, for a variety of types
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:668.84kb
    • 提供者:zhaorongjian
  1. led

    0下载:
  2. 各种LED的控制程序,有流水灯,跑马灯等等等,对初学者有一定的用处-LED control program, water lights, marquees, etc., etc., and have a certain usefulness for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:2.09mb
    • 提供者:zhaorongjian
  1. test

    0下载:
  2. Verilog example test-Verilog example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:544.36kb
    • 提供者:yujunfeng
  1. SystemC-UART

    0下载:
  2. 基于SystemC的Uart模型-----文档-SystemC the Uart model of----- document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:334.56kb
    • 提供者:yujunfeng
  1. gold_code_ver_217

    0下载:
  2. Verilog example----gold_code_ver_217-Verilog example---- gold_code_ver_217
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:105.28kb
    • 提供者:yujunfeng
  1. flash222

    0下载:
  2. 通过USB控制FLASH自动加载FPGA-CONFIG FPGA WITH FLASH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:2.65kb
    • 提供者:康嘉
  1. add

    0下载:
  2. 一位全加器  
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:96.67kb
    • 提供者:文鸿捷
  1. coder3_8

    0下载:
  2. 3/8译码器    译码输入:A、B、C,输入信号:EN;EN输入信号正常时为高电平,当EN为低电平时,无论A、B、C输入信号为何值,输出Y0…Y7均为高电平“1”。    电路逻辑功能实现后,可将该逻辑功能下载到FPGA中。注意选择:输入信号线4根、输出线8根(接发光二极管指示灯);测试时根据输入信号的变化观察输出信号的改变。-3/8 decoder decodes input: A, B, and C, the input signal: EN en normal input si
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:39.42kb
    • 提供者:文鸿捷
  1. coder_83

    0下载:
  2. 8/3 优先编码器    输入信号:使用按键1、2、3、4、5、6、7、8。    按键1、2、3、4、5、6、7、8连接:PIO 0—PIO 7;(引脚号为:8、9、10、12、13、17、18、19)    使能信号:可设可不设,这里笔者不设置。    输出信号:数码管8。-8/3 priority encoder input signal: use keys 1, 2, 3, 4, 5, 6, 7, 8. Key 1,2,3,4,5,6,7,8 links: PIO 0-P
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:31.76kb
    • 提供者:文鸿捷
« 1 2 ... .87 .88 .89 .90 .91 3092.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com