CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 3088.89 .90 .91 .92 .93 ... 4323 »
  1. Google_Earth-Labview

    1下载:
  2. 可以实时显示经纬度坐标,高程及utc时间,并将地标在google-earth卫星图上显示-Latitude and longitude coordinates, elevation and utc time can be displayed in real time, and landmarks in the satellite images on google-earth
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-17
    • 文件大小:91kb
    • 提供者:lichunjie
  1. io_uart

    0下载:
  2. verilog设计的32位IO口扫描后通过串口发送到计算机-Verilog design of 32 bit IO export after scanning through the serial port to the computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:2.02kb
    • 提供者:朱林
  1. FPGA-DDS

    0下载:
  2. 基于FPGA的DDS实现QuartusII工程和论文-Based on the FPGA DDS QuartusII project and paper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:4.84mb
    • 提供者:左向利
  1. 1602lcdclock

    0下载:
  2. 使用vhdl语言在fpga平台上制作lcd电子钟,对于初学者,是一段很好的参考代码-Using VHDL language in fpga platform production LCD electronic clock, for beginners, is a very good reference code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:1.91kb
    • 提供者:杜彬
  1. lcd_phoneNumber

    0下载:
  2. 使用VHDL语言实现lcd滚动显示电话号码的功能,对于初学VHDL语言与FPGA的工程师无疑是一个很好的入门代码!-Using VHDL language to realize LCD rolling display telephone number function, for beginners VHDL language and FPGA engineer is undoubtedly a good introduction to code!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:1.02kb
    • 提供者:杜彬
  1. sp3e_fifo

    0下载:
  2. xilinx spartan3e fifo读写测试工程 仿真通过。全套工程。-xilinx spartan3e fifo read and write test engineering simulation through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:653.39kb
    • 提供者:zzy
  1. filter

    0下载:
  2. 在DE2-70上运行的程序,程序是一个低通滤波器,滤波器用VHDL语言实现,已经过验证,可以放心使用。-DE2-70 to run the program, the program is a low-pass filter, the filter using VHDL, has been verified and is safe to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:40.97kb
    • 提供者:王骁蒙
  1. BAO_TP2

    0下载:
  2. 基于VHDL的简单CPU模型的代码,包含十个原件。已经过仿真河综合-VHDL code for a simple CPU model-based, contains ten originals. River Comprehensive simulation has been
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:7.46kb
    • 提供者:包包
  1. 7053590045826

    0下载:
  2. 基于de2开发板的lcm屏的验证码中的一部分向大家分享-De2 development board lcm screen as part of the verification code to share with you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:1.27mb
    • 提供者:付神九
  1. 1226133460_ddvip_5499

    0下载:
  2. DE2开发板的资料 有用的同学可以开一下 里面关于开发板的内容挺细的-DE2 development board information useful for students to be able to open the inside on the development board is quite thin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:1.66mb
    • 提供者:付神九
  1. 8.22-出租车计价器VHDL程序与仿真

    0下载:
  2. 出租车计价器VHDL程序与仿真,文件是word文件,里面有源程序,程序说明,以及仿真结果图。-Taximeter procedures and VHDL simulation, the file is a word file inside the source code, program descr iption, and the simulation results in Fig.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:84kb
    • 提供者:张林
  1. jiaotongdeng

    0下载:
  2. 交通灯(非主流简单写法版):设计一个十字路口的交通灯控制电路,要求甲车道和乙车道两条交叉道路上的车辆交替运行,每次通行时间都设为25秒; 要求黄灯先亮5秒,才能变换运行车道;黄灯亮时,要求每秒钟闪亮一次 。-Traffic lights (non-mainstream the simple wording Edition): design an intersection traffic light control circuit, the alternating A the driveway a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:409.32kb
    • 提供者:张小栗
« 1 2 ... .83 .84 .85 .86 .87 3088.89 .90 .91 .92 .93 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭