CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 3083.84 .85 .86 .87 .88 ... 4323 »
  1. files-(2)

    0下载:
  2. Bit operations including Addition,subtraction,multiplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:2.37kb
    • 提供者:niveditha
  1. lcd12864testOK

    0下载:
  2. 用verilog hdl实现的12864液晶显示-12864 LCD verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:643.41kb
    • 提供者:王菲
  1. rs232

    0下载:
  2. 用verilog hdl实现RS232串口通讯-RS232 serial communication with the verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:470.18kb
    • 提供者:王菲
  1. uart1_success

    0下载:
  2. 可以实现电脑和FPGA的串口通信,传送的数据在数码管上显示-Computer and FPGA serial communication, the transmission of data on the digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:467.39kb
    • 提供者:追风
  1. sin

    0下载:
  2. 正弦波信号发生器,包含源设计文件和ModelSim仿真的整个工程文件。-asin wave generator, Design files and the modelsim project files are included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-01
    • 文件大小:1.74mb
    • 提供者:qinjing
  1. VGA_ok

    0下载:
  2. VGA彩条信号发生器的设计。包含Quartus II 工程的所有内容。-Design of VGA color signal generator. including all the content of the quartus II project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:146.09kb
    • 提供者:qinjing
  1. matrice_acquisizione

    0下载:
  2. for acquiring data from cam OV7670 and store in matrix
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:26.48kb
    • 提供者:mik1423
  1. jiaotong

    0下载:
  2. 用xilinx的spartan3做的红绿交通灯,带有夜间模式-With of xilinx spartan3 do red and green traffic lights with night mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:872byte
    • 提供者:赖宗普
  1. music

    0下载:
  2. 用Verilog HDL编写的音乐彩灯程序-Music Lantern program written using Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:1.11kb
    • 提供者:wenyangzeng
  1. ddss

    0下载:
  2. 基于DDS技术和ROM压缩技术的正弦波信号发生器,具有更高的精度和更好的频谱特性。文件中包含设计源文件和Modelsim工程中的所有内容-sine wave signal generator ROM based on DDS technology and compression technology, with a greater precision and better spectrum. File contains all of the content including source fi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-01
    • 文件大小:1.73mb
    • 提供者:qinjing
  1. uart

    0下载:
  2. 以电原理图为顶层, 设计一个异步通信接收器,波特率为19200,接收的数据为学号,并在开发板上用数码管显示。-Electrical Schematic diagram for the top layer, design an asynchronous communication receivers,the baud rate is 19200, the received data is the student numbers,display it using the digital tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:780.65kb
    • 提供者:YK97
  1. table_tennis

    0下载:
  2. 一个模拟乒乓球游戏的Verilog HDL程序-A simulation table tennis game Verilog HDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.62mb
    • 提供者:*宇
« 1 2 ... .78 .79 .80 .81 .82 3083.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com