CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 3088.89 .90 .91 .92 .93 ... 4323 »
  1. display

    0下载:
  2. 各种显示模块,包括4位LED,LED点阵6个16×16及液晶显示模块源码,经测试直接可用,keil编译,期望对大家有帮助。-A variety of display modules, including four LED, LED dot matrix 6 16 × 16 and LCD module source code, the test can be used directly, compiled by keil , expected to help everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10.13kb
    • 提供者:程昱
  1. filters_FPGA2

    0下载:
  2. this is vhdl code of median filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:10.13kb
    • 提供者:aref
  1. steppermotordrive_latest.tar

    0下载:
  2. stepper motor control through vhdl coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:10.13kb
    • 提供者:sridhar
  1. buffer_comp.vhd

    0下载:
  2. Describe the TABLE FOR ENCODER TO DESIGN jpeg -Describe the TABLE FOR ENCODER TO DESIGN jpeg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:10.13kb
    • 提供者:Baskar
  1. uart_vhdl

    0下载:
  2. VHDL语言的实现标准的UART串口,并可以多次例化成多串口的-The realization of VHDL language standard UART serial port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:10.12kb
    • 提供者:刘宏
  1. zhiliudianjitiasu

    0下载:
  2. 直流电机调速C程序,通过PWM控制实现4级调速,-DC motor speed C program, by achieving four speed PWM control,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10.11kb
    • 提供者:姚统
  1. encoderdflow823.v

    0下载:
  2. An encoder is a device, circuit, transducer, software program, algorithm or person that converts information one format or code to another, for the purposes of standardization, speed or compressions.-An encoder is a device, circuit, transducer, softw
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:10.11kb
    • 提供者:ece
  1. Chapter7Sample

    0下载:
  2. 讲解用FPGA及其他芯片组成视频处理的电路设计和PFGA的程序的实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10.1kb
    • 提供者:玄冰
  1. jishuqi

    0下载:
  2. 带计数使能、异步复位、带进位输出的增1六位二进制计数器,计数结果由共阴极七段数码管显示。用VHDL源代码描述-With count enable, asynchronous reset, brought by a six-bit output of the binary counter, counting the results from the common cathode seven segment LED display. Described with the VHDL source co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:10.1kb
    • 提供者:小杰
  1. VGA-all-regs

    0下载:
  2. vga编程资料哈哈 很不错哟,下一个-vga programming information ha ha very good yo, the next one. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10.1kb
    • 提供者:bj
  1. CRC

    0下载:
  2. CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:10.1kb
    • 提供者:guangngqiang
  1. Wave_GER

    0下载:
  2. 实现正弦、三角、锯齿、方波等4种的频率和幅度可控输出波形,还可完成各种波形的线形叠加输出,注解详细,值得学习-Achieve sinusoidal, triangular, serrated, Fang Bo and other 4 kinds of frequency and amplitude controllable output waveform, but also to complete the linear superposition of various waveforms out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:10.1kb
    • 提供者:houjunfeng
« 1 2 ... .83 .84 .85 .86 .87 3088.89 .90 .91 .92 .93 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭