资源列表
serial
- design for the generic board to make embedded systems
tabla_q.vhd
- Describe the VHDl coding for ebciod[sf,asdfd
fre
- 频率计的VHDL代码，实验课验证过的，能测量0-99999999hz的频率，并且超过上下限会报警。-Frequency counter in VHDL code, lab verified, can measure 0-99999999hz frequency, and over the limit will alarm.
UART for FPGA
- UART for FPGA
microcode
- 任天堂nes系统 中央处理器部分代码，希望大家能用得着-Part of the code of the Nintendo nes system central processor
Verilog_Decoder
- Decoder are designed to the case statement to minize the coding and computation time for a decoder operation in verilog module.
signal
- 基于vhdl语言的多种波形发生器设计源程序及仿真
uart-code-(Verilog)
- uart 源码 Verilog CPLD -uart code Verilog CPLD
wave_produce_VHDL
- --文件名：mine4.vhd。 --功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 --说明： SSS（前三位）和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号（ss）完成的（AMP的调节范围是0~5V，调节
bayer_3RGB_interpolation
- 一个基于FPGA用verilogHDL设计的bayer格式转RGB格式的模块，本人设计-a code used for bayer_3RGB_interpolation ,which based on FPGA by verilogHDL
bayer_3RGB_interpolation
- bayer转rgb 源代码，Verilog语言，FPGA上使用，(Bayer to RGB source code, Verilog language, FPGA use,)
4-bit-comparator-with-testbench
- Create a VHDL representation for a logical circuit of a 4-bit comparator. This comparator will have equal (=), smaller than (<) and larger than (>) output signals.