资源列表
beller
- 无源蜂鸣器的VHDL驱动程序封装，已在板子上验证-Passive buzzer driver of VHDL package, has been verified on board
wsm
- 八位数码管的位扫描程序，已在开发板上验证使用-Digital tube scanner, has been verified on the development board to use
step
- 步进电机控制的FPGA代码，包括方向控制模块、激磁方式选择模块、定位模块以及输出脉冲。在Xilinx ISE 14.2环境下仿真验证过。-FPGA code stepper motor control, including directional control the module excitation mode selection module, positioning module, and the output pulse.
ISEPrj
- Xilinx Zynq的PS+PL使用，用PS添加IP核，然后从IP核添加GPIO，并与板上LED相连，实现led的逻辑。注意不能使用helloworld模板。-For the Xilinx Zynq PS+ PL, PS Add IP core, and then add GPIO IP core and connected to the on-board LED, led logic
1324702
- 一个工业机器人和CNC加减速规划的论文，1994年的，非常老，但是详细说明了卷积方法的过程。而这个方法国内的论文基本都是引用这篇论文，但是没几个人看过。国内基本找不到，这篇论文一个棒子写的，找遍中国的各种数据库都没有，后来托国外留学的同学下载的。-Software acceleration/deceleration methods for industrial robots and CNC machining tools
acceleration-for-industrial-robots
- 工业机器人高速速度规划的实现方法的论文，关于梯形和s曲线速度规划的实现方法，IEEE收录，付费下载的，不过估计高校也有买这个数据库。-An efficient acceleration for fast motion of industrial robots
tcd1501
- 新型 CCD 驱动 TCD1501C TCD1501D 时序-ccd driver
Traffic_led
- 交通灯控制，实现十字路口的交通灯模拟，状态机实现，无时间显示-Traffic light controlled crossroads of traffic lights analog state machine implementation, no time
the-PCIE-interface-design
- 基于wishbone和端点IP的PCIE接口设计，介绍了PCIE硬核端点模块和wishbone总线规范，应用WHDL语言，编程实现了wishbone总线的主从端口-Based the PCIE interface design of the wishbone and the endpoint IP, PCIE hard core endpoint module and Wishbone bus specification, application WHDL language programmin
Microprocessor-Design-Vhdl
- 微处理器设计的原理与实践_通过VHDL 英文版资料-microprocessor design principles and practices with VHDL
Verilog_golden
- verilog 黄金参考指南，以首字母排列的索引方式介绍verilog语言的指令-Verilog Golden Reference Guide , first alphabetical index describes the Verilog language instruction
mif_x
- fpga verilog HDl MIF 控制 read and write-fpga verilog HDl MIF contral read and write