CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 3188.89 .90 .91 .92 .93 ... 4323 »
  1. 2MHZ

    0下载:
  2. 50MHZ输出CPLD,输出2MHZ方波-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:123.57kb
    • 提供者:奇异
  1. test2

    0下载:
  2. 此程序可以对光电编码器进行计数,通过脉冲数量可以计算编码器旋转的角度,然后通过示波器可以观察到所检测脉冲毛刺是否大。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:2.77mb
    • 提供者:韩韬
  1. 82be270ea751

    1下载:
  2. RS(255,239)编码器的VHDL语言源代码,希望能对大家有一定帮助-the code of the encoder of rs(255,239),hope can help you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:3.95kb
    • 提供者:周达
  1. e

    0下载:
  2. 基于verilog语言编写的代码。功能:可实现三角波,正弦波,方波的测量。-Based on Verilog language code. : Triangle wave, sine wave, square wave measurement.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:266.91kb
    • 提供者:王杉
  1. Demo1

    0下载:
  2. 关于picoblaze的各种基础及一定拓展的程序-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:9.43mb
    • 提供者:王卫华
  1. PROJECT1-20130414-20130512

    0下载:
  2. 16bit adder的verilog源代码和4bit的计数器源代码-source code for 16bit adder and 4bit counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:7.64kb
    • 提供者:allen wang
  1. frequency_cnt

    0下载:
  2. 频率计数器的设计,精确度不是很好,但是还是实现了功能。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:957byte
    • 提供者:zhangyang
  1. pwm

    0下载:
  2. 利用 PWM 技术控制直流电机. 系统能实现直流电机的正. 反转控制. 系统能实现直流电机调速, 速度级别最少两级. 设定的速度级别应该使用数码管或其它方式显示出来 -failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1.52kb
    • 提供者:zhangyang
  1. fenpin

    0下载:
  2. 出租车计价器层次化设计中的分频模块,此模块的功能为将接收到的出租车行驶信号以及时钟信号进行分频。-Taxi meter hierarchical design frequency module, this module will receive taxi driving signal and the clock signal divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1014byte
    • 提供者:徐仕伟
  1. jicheng

    0下载:
  2. 出租车计价器中的计程模块,将分频后的出租车运行信号计数以及运算输出出租车行驶路程。-Taxi meter in the meter module, divided by taxi run signal count operation output taxi distance traveled
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:877byte
    • 提供者:徐仕伟
  1. cordic1

    0下载:
  2. cordic硬件实现,主要是实现正余弦,也可以用作NCO混频中,实现解调功能-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:3.72kb
    • 提供者:zhangyang
  1. fpga_program

    0下载:
  2. 在板子上全部实现。代码有:1.一位全加器;2.LED计数器;3.数码管显示0-9;4.60秒数码管计数显示;5.电子钟;6.SOPC;7.定时中断;8. TLV5618;9.按键计数
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:21.23kb
    • 提供者:文强
« 1 2 ... .83 .84 .85 .86 .87 3188.89 .90 .91 .92 .93 ... 4323 »
搜珍网 www.dssz.com