资源列表
RAM
- 采用ROM生成正弦波，然后写入宏模块RAM，再次读出来,含有modelsim仿真结果。-ROM sine RAM
FIFO
- 将ROM的正弦波数据输入FIFO存储器，然后输出，有modelsim仿真波形-Verilog FIFO ROM mif sine
clock-verilog
- 数字钟，功能：12时/24时切换显示，校时,时间很准（4位数码管显示），内含sof，pof，tcl，四个文件，在开发板C1上已实现-digital clock ，
PWM
- 程序PWM_rate1可以输出占空比可调的方波，并把占空比用数码管显示出来。-verilog pwm
LCD12864
- 此程序为LCD12864液晶显示，为verilog编写，显示为表白的汉字哦，在开发板C1上实现。-LCD 12864 display hanzi verilog
SHIFT_REG
- FPGA verilog 移位寄存器的源代码-FPGA verilog This is a shift reg module.
TIMER
- FPGA verilog 秒表TIMER功能-FPGA verilog THIS IS A TIMER
UART
- FPGA Verilog UART 通信源代码-FPGA Verilog THIS IS A UART SQC
LCD1602
- FPGA VERILOG LCD1602使用源代码-FPGA VERILOG THIS IS A LCD1602
VGA_CTL
- FPGA VERILOG VGA源代码编写-FPGA VERILOG THIS IS A VGA VERILOG CODE
alu
- design of a dynamic floating point ALU system for more compution
uart
- Verilog,实现Uart的收、发功能-Verilog, achieve Uart the sending and receiving functions