CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .25 .26 .27 .28 .29 3830.31 .32 .33 .34 .35 ... 4323 »
  1. AD_TLC549

    0下载:
  2. 用FPGA控制AD芯片TLC549实现模数转换-AD chip with FPGA control TLC549 implement analog to digital converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.95mb
    • 提供者:庄辉
  1. DA_TLC5615

    0下载:
  2. 用FPGA控制DA芯片TLC5615实现数模转换,verilog语言-DA control with FPGA chip TLC5615 to achieve digital to analog conversion, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:337.93kb
    • 提供者:庄辉
  1. sine

    0下载:
  2. FPGA实现正弦波信号的产生,verilog语言-FPGA realization generate sine wave signal, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.76mb
    • 提供者:庄辉
  1. can

    1下载:
  2. CAN总线控制器的FPGA源代码,verilog语言编写,支持CAN2.0B协议。对CAN总线开发者非常有用。-FPGA CAN bus controller source code, verilog language, support CAN2.0 protocol B. Developers of CAN bus is very useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.64mb
    • 提供者:新一
  1. UART_PRA

    0下载:
  2. Hi, This Verilog practice code-Hi, This is Verilog practice code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.05kb
    • 提供者:TaeKiHong
  1. FND_TEST

    0下载:
  2. Hi, This Verilog practice code-Hi, This is Verilog practice code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.14kb
    • 提供者:TaeKiHong
  1. LCD_TEST

    0下载:
  2. Hi, This Verilog practice code-Hi, This is Verilog practice code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.45kb
    • 提供者:TaeKiHong
  1. UART_LED_FND_LCD

    0下载:
  2. Hi, This Verilog practice code-Hi, This is Verilog practice code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:818byte
    • 提供者:TaeKiHong
  1. LED_FND_LCD

    0下载:
  2. Hi, This Verilog practice code-Hi, This is Verilog practice code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:808byte
    • 提供者:TaeKiHong
  1. UART_TEST

    0下载:
  2. this is FPGA Verilog project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:TaeKiHong
  1. fnd-clk

    0下载:
  2. FND, SEGment verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:TaeKiHong
  1. Read_SPI_ADC

    0下载:
  2. This VHDL code takes a clock, reset, Capture_EN and SPI data LT2315 ADC and generates SPI_CLK and SPI_nCS of it and reads 12-bit serial data ADC and returns 12-bit parallel data.-This VHDL code takes a clock, reset, Capture_EN and SPI data LT2315 AD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.36kb
    • 提供者:Hossein
« 1 2 ... .25 .26 .27 .28 .29 3830.31 .32 .33 .34 .35 ... 4323 »
搜珍网 www.dssz.com