资源列表
用VHDL实现秒表功能
- MEI SM
CMMB中ldpc编码器的verilog代码
- CMMB中ldpc编码器的verilog代码 CMMB中的ldpc编码器采用H矩阵的做法进行 编码，通过对H矩阵的分解进行迭代进行 编码，比较复杂。此代码为发射端的源代码， 已经应用。
HBD3解码器 VHDL语言
- 基于VHDL语言的HBD3解码器
自己设计的HDB3解码
- 自己设计的HDB3解码，基于verilog语言
HDB3解码
- 另一个HDB3解码，基于verilog语言
基于matlab的VHDL波形可调发生器
- 基于matlab的VHDL波形可调发生器，可进行波形的频率，幅度的调节
串口通信收发模块
- verilog编写的串口通信的接收模块和发送模块，经过仿真有效
CAN--for-FPGA
- FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错-FPGA control the SJA1000 CAN protocol for in-depth realization of the students are very good students FPGA
CJQ-V1.0-fpga
- 主要实现采集电网信号的功能，源码包括控制AD7606进行AD转换，其次实现FT3数据的传输，包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, including to Manchester encoding
de0_epcs_led
- de0的 采用epcs sdram 搭建的最小系统点亮led等-de0 with epcs the sdram to build the smallest and the system light led