CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 415.16 .17 .18 .19 .20 ... 4323 »
  1. car_data6_1_1

    0下载:
  2. 用VHDL控制小车,具体包括对小车的方向、速度的控制。-With VHDL control of the car, including the direction of the car, the speed control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.65mb
    • 提供者:litaiyun
  1. IRDA

    0下载:
  2. 该代码利用veilong语言,能实现通过红外遥控让数码管显示相关数据-The code using veilong language, can be achieved through infrared remote control to allow the digital display of the relevant data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.33mb
    • 提供者:相猛 唐
  1. rbus2dma

    0下载:
  2. rbus转dma,2个标准之间的bridge-rbus change to dmamodule
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.71kb
    • 提供者:johnny
  1. Chapter_9

    0下载:
  2. E9_1_DPSKSignalProduc,FPGA实现的滤波器书的配套程序-E9_1_DPSKSignalProduc, FPGA realize filter book supporting program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.87mb
    • 提供者:
  1. Chapter_3

    0下载:
  2. FilterCompare,FPGA实现的滤波器书的配套程序-Filter Compare, FPGA realize filter book supporting program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.81mb
    • 提供者:
  1. Chapter_6

    0下载:
  2. FilterCompare,FPGA实现的滤波器书的配套程序-FilterCompare, FPGA realize filter book supporting program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.35mb
    • 提供者:
  1. Chapter_4

    0下载:
  2. E4_4_FilterCompare,FPGA实现的滤波器书的配套程序-E4_4_FilterCompare, FPGA realize filter book supporting program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-19
    • 文件大小:27.92mb
    • 提供者:
  1. FPGATimeQuestAnasiseREV7.0

    0下载:
  2. FPGA那些事儿 TimeQuest静态时序分析REV7.0,需要的人员可以下载参考-FPGA those things TimeQuest static timing analysis REV7.0, needed can download the reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.31mb
    • 提供者:
  1. VerilogExperiment_v2

    0下载:
  2. verilog那些事儿_时序篇程序,请需要的人员下载参考-verilog timing of those things _ Chapter program, please download the reference staff needed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:14.9mb
    • 提供者:
  1. decoder

    0下载:
  2. This decoder by VHDL.-This is decoder by VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:148.08kb
    • 提供者:behnam
  1. counter-with-T_FF

    0下载:
  2. This is counter with T_FF.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:105.73kb
    • 提供者:behnam
  1. fullAdder_4bit

    0下载:
  2. This is fullAdder_4bit with testbench.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:50.1kb
    • 提供者:behnam
« 1 2 ... .10 .11 .12 .13 .14 415.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭