资源列表
c822.rar
- 关于FPGA的一个设计，用FPGA来实现数字示波器，采样时钟为250M,On a FPGA design, FPGA to realize digital oscilloscope, the sampling clock for the 250M
fenpinqi.rar
- 用VHDL语言设计分频器要求是将128赫兹的脉冲信号经过分频器分别产生64赫兹，32赫兹，16赫兹，8赫兹，4赫兹, 2赫兹，1赫兹，0.5赫兹的8种频率的信号,Divider design using VHDL language requirement will be 128 Hz pulses were generated through divider 64 Hz, 32 Hz, 16 Hz, 8 Hz, 4 Hz, 2 Hz, 1 Hz, 0.5 Hz frequency of the
VHDLkeyboard.rar
- 4*4键盘扫描的VHDL程序，可消除抖动，可以帮助大家一下,4* 4 keyboard scan VHDL procedures to eliminate jitter, we can help you
shifter.rar
- 移位寄存器，可以串行输入，并行输入，串行输出,Shifter register which can
rs_1.rar
- rs触发器的设计，是用vhdl实现的，欢迎下载。,rs flip-flop design is achieved using vhdl.
dds.rar
- 这是用ALTERA里的DSP BUILDER里做的DDS模块，可以在EP1C20400里下载并通过SIGNAL TAP进行在线测试。,It is used inside the DSP BUILDER where ALTERA do DDS module, you can download a EP1C20400 through SIGNAL TAP-line testing.
verilog-PS2.rar
- 在FPGA内，实现PS2键盘数据读取功能，verilog源代码,In the FPGA, achieving PS2 keyboard data read functions, verilog source code
verilog.rar
- 这是一个用verilog编写的数据选择器，大家可以作为参考，欢迎大家联系我,datachoose
VHDL_clock.rar
- 用VHDL写的数字电子钟的实例，采用的是altera的FPGA芯片,VHDL examples of digital electronic clock
uart.zip
- uart串口通信程序，用状态机实现的；测试通过，并且实践过,uart
sdramcontrol.rar
- 达到时钟频率并发读写速度的SDRAM控制器核,Concurrent read and write speeds up the clock frequency of the SDRAM controller core
ls192.rar
- vhdl,十进制加减计数器，输出计数序列信号,vhdl, decimal addition and subtraction counter, the output count sequence signal