资源列表
fpgacpld
- FPGA/CPLD开发教程，可以作为入门级学习资料。-The PDF file of CPLD,
vhdlfifo1
- fifo - source code for first in first out(fifo) using VHDL
I2Csimulatedfiles
- i square c - vhdl program for i square c
RSD
- RSD- rsd source code in vhdl
uart
- uart - universal asynchronous receicer and transmitter source code using VHDL
vhdlfifo
- fifo- source code for fifo using VHDL
2006103117543339132
- 解锁工具手机上锁可以用些解锁适用CPU是6225的-Unlocked cell phone can unlock tool to unlock the application of some of the CPU is the 6225
angle
- verilog设计的求复角的源代码 通过仿真验证的-verilog design for phase
crc8
- 8位crc的verilog设计 通过仿真综合验证并已应用在工程里面 -verilog of 8bit error checkout
DPLL
- 全数字锁相环的verilog设计，已通过仿真验证能迅速锁定相位-Digital phase loop lock design with verilog
verilogDiv
- 高精度的二进制触发电路的verilog 源代码 结果低10位二进制数为小数 -binary divider designed with verilog
trafficled
- 数字电路的交通灯设计，具有主道和旁道两个不同时间的控制处理，使用vhdl语言编译，附有完整的报告及代码，我没有对我的信息进行删除，是希望大家能够诚实的利用这个代码，提高自身本领。-Digital circuit design of a traffic light with a main road and bypass roads are two different time control processing, using vhdl language compiler, with full r