CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 2721.22 .23 .24 .25 .26 ... 4323 »
  1. VHDL_JTD

    0下载:
  2. 设计任务要求 控制器部分的状态转移图和流程图;交通灯控制器:用于十字路口的交通灯控制器。实验要求: (1)东西方向各有一组红,黄,绿灯用于指挥交通,红,黄,绿的持续时间分别为25s,5s,20s 。 (2)当有紧急情况(如消防车)时,两个方向均为红灯亮,计时停止,当特殊情况结束后,控制器恢复原来状态,正常工作。 (3)两组数码管,以倒计时方式显示两个方向允许通行或禁止通行的时间。-Part of the design task requires the controller st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:143.22kb
    • 提供者:zzx
  1. CORDIC

    0下载:
  2. cordic 算法分析 以及实现,分析得很不错-cordic algorithm analysis and implementation, analysis is pretty good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.02mb
    • 提供者:zp
  1. Encoder

    0下载:
  2. VHDL Beispiel für Encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:443.36kb
    • 提供者:sinp0915
  1. pci_postcode

    0下载:
  2. Postcode Anzeige für einen CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:263.2kb
    • 提供者:sinp0915
  1. AD0804

    0下载:
  2. AD0804的控制程序,有VHDL和verilog两个方式。还有AD0804的介绍,和状态机控制-AD0804 control program, there are two ways to VHDL and verilog. There AD0804 introduction, and the state machine control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:32.09kb
    • 提供者:张业
  1. fifo_config

    0下载:
  2. This the fifo made fot Xilinx, spartan 3-This is the fifo made fot Xilinx, spartan 3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.18kb
    • 提供者:Petr
  1. simulace_edk

    0下载:
  2. simulation of source in edk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:282.34kb
    • 提供者:Petr
  1. LIP1711CORE_system_gpio

    0下载:
  2. LIP1711 GPIO System Core Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.64mb
    • 提供者:jc
  1. LIP1741CORE_dvd_fsm

    0下载:
  2. LIP1741 DVD FSM Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:210.48kb
    • 提供者:jc
  1. LIP1754CORE_risc16_decoder

    0下载:
  2. LIP1754 RISC16 Decoder verilog source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:46.25kb
    • 提供者:jc
  1. LIP1756CORE_dsp32_decoder

    0下载:
  2. LIP1756 DSP32 Decoder verilog source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:36.92kb
    • 提供者:jc
  1. chipscope

    0下载:
  2. FPGA——chipscope简明教程,pdf很好的教程-FPGA- chipscope simple tutorial, pdf good tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:568.45kb
    • 提供者:
« 1 2 ... .16 .17 .18 .19 .20 2721.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com