资源列表
Verilog-HDL
- 设计与验证：Verilog HDL(清晰带书签)---学习Verilog HDL的很好的资料，这个PDF清晰还带书签，愿能够帮助你。-this material about Learning Verilog HDL is very good
clock
- fpga实现电子时钟在数码管上显示，有设置时间功能。显示时分秒。-fpga electronic clock on the digital display, set the time function. Displayed every second.
library-ieee
- 用VHDL语言编写的锯齿波，并且包括锁存器的生成代码-With the VHDL language sawtooth, and latch generate code
xapp443
- XILINX的一个以太网例程，包含以太网内核的建立以及仿真过程，是XAPP443的例子-Routines of the XILINX a Ethernet, including Ethernet kernel establish and simulation process XAPP443 example
From-Arithmetic-to-Hardware-Logic
- 夏宇闻著作：从算法设计到硬线逻辑的实现.DOC Verilog HDL的基本算法及实现-From Arithmetic to Hardware Logic. Verilog HDL
altera-verilog
- 基于fpga的vga图片显示verilog代码-Display verilog code fpga vga picture
rom_dds
- this the code of Rom DDS-this is the code of Rom DDS
ARM_CY3
- 集合了CYCLONE 3系列功能 完成了窗口 spi adc dac等功能的程序 -Collection program CYCLONE 3 series feature complete window spi adc dac function
VHDL-32bit-add
- 功能实现：“1015+1016+1017+...+1115” 101个数的累加（1s/次） 数码管显示结果，结果为1015、2031、3048、40-The functions: " 1015+1016+1017+ the ...+1115" 101 the number of cumulative (1s/time) digital tube display results, results 1015,2031,3048,4066 ...
vga.v
- 基于altera公司的maxii epm240t100c5系列的 实现了 vgA接口控制-Based on the the altera Company' s maxii epm240t100c5 series realized vgA interface control
DE2_mt9m111-
- DE2_mt9m111例程 视频图像采集模块-DE2_mt9m111 routine video image acquisition module
DDS_AD9854_For_FPGA
- DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码，信号发生器-DDS_AD9854_for FPGA, verilog source code, signal generator.