资源列表
eda2
- 7段显示译码器的输入为：IN0…IN3共5根， 7段译码器的逻辑表同学自行设计，要求实现功能为：输入“ 0…15 ”（二进制），输出“ 0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。-failed to translate
eda1
- 根据自己需要输入相应的分频系数，最后仿真得到相应的结果....非常好用-failed to translate
ad7665pll
- AD7665的控制程序，8路AD穿行，到FPGA中进行了并行转换，16位模式，从模式-AD7665 control program, AD through 8 road, into the FPGA parallel conversion, 16 bit pattern from the pattern
vhdl-Language-routine-highlights
- 工程中常用的VHDL控制模块，包括三态门，SDRAM，FIFO，PLL，RAM，FIlter等模块，非常实用的工程代码-Control module of VHDL is commonly used in engineering, including the tri-state gate, SDRAM, FIFO, PLL, RAM, FIlter module, very practical engineering code
testad
- 此模块是FPGA系统中的指示模块，可分别指示系统的正常工作，程序烧写，工作模式，等状态，控制5个LED的状态来达到指示系统工作的目的-This module is the instructions in the FPGA system module, can the normal work of the indicator system respectively, burn written procedures, work patterns, such as state, control the
mul
- 带符号数的乘法器，包含补码与原码之间的转换-failed to translate
zlg-SOPC-code
- zlg SOPC code,the useage of SOPC example
beep_interface
- 这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了-The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like
cnt10
- 十进制计数器 只使用信号量 非使用变量 -failed to translate
Check101
- 检查O10连续信号并输出结果，当存在连续010信号时输出1-failed to translate
fpu_v19
- 浮点数运算的VHDL代码实例，实现CPU浮点运算-failed to translate
VHDL
- VGA图像显示控制器设计.基于VHDL描述的VGA显示控制器，通过FPGA控制CRT显示器显示色彩和图形。完成的功能包括64种纯色的显示、横向和纵向彩色条幅的显示以及正方形色块的运动与控制。-VGA image display controller design based on VHDL descr iption of a VGA display controller, FPGA control CRT display color and graphics. Completed feature