资源列表
uart
- 使用altera公司的NIOS核完成串口通信开发-Use altera NIOS core company completed the development serial communication
flash
- 使用Altera公司的FPGA的软化，利用NIOS完成flash数据读取-Using Altera' s FPGA softening, the use of flash data read completed NIOS
ps2_keyboard
- 使用Altera公司的FPGA的软化，利用NIOS完成PS2接口实验-Using Altera' s FPGA softening, use NIOS complete PS2 Interface Experiment
pwm
- 使用Altera公司的FPGA的软化，利用NIOS完成PWM功能-Using Altera' s FPGA softening, use NIOS complete PWM function
sdi_receive
- SDI接口的源程序，工程验证过的，可以实际使用-SDI interface of the source, engineering verified, you can actually use
data-Acquisition-by-PCI-
- 基于FPGA的PCI数据采集程序。PCI9054时序控制,开发语言verilog,开发环境quartus-FPGA-based PCI data acquisition program
seryal2paraller
- SERYAL TO PARALEL CINVERT VHDL ISE
qdq
- 用VHDL语言实现四路抢答器功能，抢答之后不能再抢答，除非主持人按下复位键。可以显示四个选手分数，显示答题倒计时的时间，主持人可以控制加减分，分数通过显示屏显示。使用软件Quartus Ⅱ，可以将程序导入FPGA并能运行。有竞争模块，显示模块，分频模块，加减控制模块，计数器模块，蜂鸣器模块，译码模块，计分器模块，锁定模块等。-VHDL language with four Responder function can not answer after answer, unless the hos
viterbi
- 维特比译码相关verilog代码，基于802.11g协议的。。
TSW1250EVM_FPGA_BIT_FILE
- TSW1250开发板源代码文件，FPGA开发设计LVDS信号解串器-TSW1250 development board source code files, FPGA development and design deserializer LVDS signals
ps_music_ram
- 用ps/2键盘实现电子琴，利用ram可读出预存的曲子，也可以可写如弹凑的曲子-With ps/2 keyboard to achieve organ, using the ram read out the stored song, it can be written as the song playing Minato
FirFullSerial
- 15阶低通，具有线性相位的全串行FIR滤波器结构的fpga实现-15-order low-pass, with a linear phase FIR filter structure full serial fpga implementation