CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 3268.69 .70 .71 .72 .73 ... 4323 »
  1. LPM

    0下载:
  2. 对LPM兆功能单元的lpm_fifo模块进行合理的参数设置,借助仿真手段分析输入、输出端口的功能,并进行简单的说明。-LPM module for lpm_fifo functional unit trillion reasonable set of parameters, with the simulation analysis capabilities means input and output ports, and a simple explanation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:9.26kb
    • 提供者:李强
  1. DDS_ad9851

    0下载:
  2. 该代码是基于FPGA的的DDS_ad9851的代码,用于产生正弦波,其中可以调节频率等波形特性-The code is the code DDS_ad9851 of FPGA-based, and used to generate a sine wave, which can adjust the frequency of the waveform characteristics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:621.59kb
    • 提供者:飞鹰
  1. textfilereading1

    0下载:
  2. It is a VHDL code for Text file reading which reads a code for In.txt file and which produces output in out.txt file by IEEE file read and writing lecture.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:bhado
  1. textfilereading2

    0下载:
  2. It is a VHDL code for the operation of file reading by IEEE commands which can transfer the multiplr data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:889byte
    • 提供者:bhado
  1. Verilog

    0下载:
  2. verilog程序合集,里面包含众多小程序,对于verilog的学习很有帮助。-verilog Collection, which contains a number of small procedures, verilog helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:25.63kb
    • 提供者:yang
  1. adders

    0下载:
  2. half,full,4,8,10 and 12bit RCA adders
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:371.09kb
    • 提供者:777end
  1. CLOCK

    0下载:
  2. 用VHDL语言实现时钟功能,可进行分和秒设置-Clock function using VHDL, can be set up in minutes and seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.15kb
    • 提供者:lin
  1. include

    0下载:
  2. c++转verilog,快速进行fpga原型验证,不需要学习verilog,只需要学习c++即可,已经成功应用于某实时系统设计。-c++ translate verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:750.9kb
    • 提供者:wangjun
  1. detect_3

    0下载:
  2. 任意3比特序列数据检测,只要输入任意3比特的数据序列,检测到之后,使输出置高为一。-Detection of any sequence data of 3 bits, as long as the input data sequence of three arbitrary bits, after the detection, the output is set high one.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:845byte
    • 提供者:张杰
  1. sd-card-experiment

    0下载:
  2. it`s a project for MSP430, use it by IAR can do some projection about SD card-it`s a project for MSP430, use it by IAR can do some projection about SD card
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:207.58kb
    • 提供者:jack
  1. AD

    0下载:
  2. 控制AD7934的信号verilog,控制AD7934的信号verilog-control the ad7934
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:835byte
    • 提供者:倪日文
  1. monitoringV5

    0下载:
  2. 文件的FPGA是基于Xilinx ISE写的,所用开发板为zedboard7020 484系列,完成的功能为:读取XADC里的温度,VCC,并存储到RAM中,通过流水灯实现翻看,读取等功能.-Document is based on Xilinx ISE FPGA wrote, the use of development board for zedboard7020 484 series, completed functions: reading XADC in temperature, VC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.84mb
    • 提供者:zhangtingting
« 1 2 ... .63 .64 .65 .66 .67 3268.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com