CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .67 .68 .69 .70 .71 3272.73 .74 .75 .76 .77 ... 4323 »
  1. LCD

    0下载:
  2. 液晶控制器,verilog程序,仅供参考,上网找了好久没找到。-LCD controller, verilog program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:10.7kb
    • 提供者:逢民
  1. Altera_verilog_lcd12864

    0下载:
  2. FPGA采用Altera_verilog实现lcd12864中文显示-FPGA using Altera_verilog achieve lcd12864 Chinese display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:354.01kb
    • 提供者:林煌
  1. Altera_Verilog_lcd1602

    0下载:
  2. FPGA采用Altera_Verilog实现lcd1602显示-FPGA using Altera_Verilog achieve lcd1602 Show
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:390.43kb
    • 提供者:林煌
  1. add

    0下载:
  2. 北京邮电大学VHDL课程作业,基于xilince ISE试验箱开发的,可以做简单的半加器加法-Beijing University of Posts and VHDL course work, based xilince ISE chamber developed, can do simple addition of half-adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.63mb
    • 提供者:李倩
  1. rili

    0下载:
  2. 北邮的大作业,基于ISE试验箱编程的万年历,LCD数码管显示,可以开关控制,测试成功-Great job BUPT, based on the ISE chamber programming calendar, LCD digital display, you can switch control, the test is successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:677.14kb
    • 提供者:李倩
  1. time

    0下载:
  2. FPGA做的电子钟,通过定时器实现。用vhdl做的led ip核,软件实现控制显示-FPGA do electronic bell, by timer implementation. Led ip vhdl do with nuclear, software control display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:14.08mb
    • 提供者:勇磊
  1. led

    0下载:
  2. FPGA做的led流水灯,quartus搭的nios,计时器每隔一秒led点亮一次,四个流水灯循环显示,适合新手学习-FPGA do led light water, quartus ride nios, timer once every second led lights, four light water cycle, for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.43mb
    • 提供者:勇磊
  1. eda1

    0下载:
  2. 电子系统设计中的一段代码,主要实现分频功能,很有用-Electronic system design section of the code, the main function of frequency, useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:502.87kb
    • 提供者:三狗
  1. CA-code

    0下载:
  2. 生成CA码verilog代码,quartusII开放环境,含源代码和仿真文件(波形、testbench)-CA generated code verilog code, quartusII open environment, including source code and simulation files (Waveform, testbench)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.49kb
    • 提供者:赵睿铭
  1. control

    0下载:
  2. 微程序控制器的VerilogHDL代码,24位微指令,一般用于CISC控制器的设计-Micro-program controller designed VerilogHDL code, 24 microinstruction, generally used for CISC controllers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:760byte
    • 提供者:machao
  1. LC3_CPU-varellow

    0下载:
  2. LC3 CPU的仿真,使用Verilog语言编写-Simulation LC3 CPU using Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.58kb
    • 提供者:Yuanfu Luo
  1. Lift9

    0下载:
  2. 九层楼的自动电梯控制系统,可以实现自动关门,开门,等待,等电梯正常功能。-Lift Controller of 9 floors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.01kb
    • 提供者:高泽龙
« 1 2 ... .67 .68 .69 .70 .71 3272.73 .74 .75 .76 .77 ... 4323 »
搜珍网 www.dssz.com