CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 3274.75 .76 .77 .78 .79 ... 4323 »
  1. wavelet-denoise

    0下载:
  2. FPGA实现小波阈值降噪的算法说明,有大量的硕士论文,很有参考价值,基于这些资料可以写出源码。-FPGA realization of wavelet threshold noise reduction algorithm descr iption, there are a lot of master s thesis, a good reference, based on these data can be written source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.21mb
    • 提供者:wangbo
  1. frequency_schk

    0下载:
  2. 这是一个范围在1hz到999999hz的频率计,采用模块化设计电路。-This is a range between 1 hz to 999999 hz frequency meter, the circuit of modular design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3.37mb
    • 提供者:吴超
  1. 22

    0下载:
  2. 一个上位机和FPGA通信的程序,usb芯片 是FFT2232-A PC and FPGA communication procedures, usb chip is FFT2232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.15mb
    • 提供者:王太兴
  1. HL-340_xp

    0下载:
  2. quartus verilog FPGA/cpld 例程 verilog简单例程-quartus verilog FPGA/cpld verilog simple routine routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:92.78kb
    • 提供者:李先友
  1. ADC0804

    0下载:
  2. 从ADC0804的通道IN(+)输入0~5V之间的模拟量,通过ADC0804转换成数字量在数码管上以十进制形成显示出来。-The passage from the ADC0804 IN (+) input analog 0 ~ 5V between digital on digital displays in decimal form by ADC0804 convert.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:550.92kb
    • 提供者:ss
  1. LCD1602

    0下载:
  2. 可以实现在LCD1602液晶显示屏第一行左侧第一位的位置循环显示0~9,并且可以用一个拨码开关BM8实现显示的复位功能。-LCD1602 LCD display can be achieved in the first position of the loop on the left side of the first line of the display from 0 to 9, and can be used to achieve a DIP switch BM8 display rese
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:623.32kb
    • 提供者:ss
  1. LCD12864

    0下载:
  2.   通过按键切换屏幕显示文字,一页全是英文,一页全是中文。使用12864显示文字包括课程、班级、学号和姓名。 实现原理:由于要求页面切换,引入按键控制变量bz,通过对于bz的值的判断来实现页面切换。对于12864的显示功能,初始化过后,先将需要显示的文字写入后,将其使能端至高显示。-Through the key switch the screen to display text, a full English, an all Chinese. 12864 display text usi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:550.05kb
    • 提供者:ss
  1. jiaotongdeng

    0下载:
  2. 利用VHDL语言设计一个十字路*通灯控制器,分成两个方向,六个灯。三个灯按合理的顺序亮灭。 两个方向的灯亮时间可以进行调节。-Using VHDL design of a traffic signal controllers, divided into two directions, six lights. Three lights blinking at a reasonable order. Time light can be adjusted in both directions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:165.59kb
    • 提供者:李一马
  1. DM9000-debug

    0下载:
  2. DM9000调试教程,对DM9000的调试有一定帮助。-DM9000 debugging tutorial for DM9000 debug some help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.07mb
    • 提供者:孙大海
  1. ccd_timing

    0下载:
  2. tcd1209d drive-timing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:977byte
    • 提供者:Tseng Light
  1. clockprj

    0下载:
  2. vhdl实现的万年历代码,年月日 星期 闹钟功能、-vhdl to calendar code, date week alarm clock function,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.48mb
    • 提供者:钟晓辉
  1. work

    0下载:
  2. 数字系统设计及VHDL课上用的易于混淆的代码-Digital system design and use of the VHDL code lesson is easy to confuse
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.62mb
    • 提供者:钟晓辉
« 1 2 ... .69 .70 .71 .72 .73 3274.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com