资源列表
crc32校验串行算法
- crc32串行算法,vhdl语言
ask调制解调 vhdl 仿真
- ask调制与解调的vhdl仿真
多周期参考代码
- 多周期参考代码
FFT_64point
- 该工程实现了一个64点DIF FFT,verilog编写,通过Modelsim功能仿真。
用VHDL实现秒表功能
- MEI SM
HBD3解码器 VHDL语言
- 基于VHDL语言的HBD3解码器
自己设计的HDB3解码
- 自己设计的HDB3解码,基于verilog语言
HDB3解码
- 另一个HDB3解码,基于verilog语言
基于matlab的VHDL波形可调发生器
- 基于matlab的VHDL波形可调发生器,可进行波形的频率,幅度的调节
串口通信收发模块
- verilog编写的串口通信的接收模块和发送模块,经过仿真有效
