资源列表
数字钟
- veriloge hdl 编写的一个数字钟 实现调时,调分,调秒,数码管显示时钟的功能
99秒秒表
- VHDL语言,99秒秒表,已测试成功。
Lcd128x64
- EP2c8 直接控制LCD128x64
UART for FPGA
- UART for FPGA
Verilog FSM
- 本实验介绍了FSM状态机的特点 应用等 其中源代码相当的详细,适合初学人群
StateCAD独立运行版
- 状态机设计工具,ISE11以后都没有集成了。这个版本可独立运行,不需要ISE
实验8 含异步清零和同步使能的计数器的设计
- 该压缩包内是一个含异步清零和同步清零的计数器,内还有源代码以及说明文档
verilog控制12864液晶
- Ep2c8使用verilog控制12864中文液晶源代码,程序己通过验证.没有问题.
verilog控制1602b液晶
- ep2c8使用verilog语言对lcd1602b字符型液晶控制,程 序己验证,没有问题 .
