CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .40 .41 .42 .43 .44 3745.46 .47 .48 .49 .50 ... 4323 »
  1. ad7606_verilog

    0下载:
  2. 使用FPGA 2V1000系列进行AD控制-use FPGA 2V1000 to control AD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:1.63kb
    • 提供者:胡乔朋
  1. huffmancode

    0下载:
  2. 哈夫曼编码,非最优编码做了功能实现,最优编码程序仍然存在问题-Huffman coding, non-optimal coding done function, the optimal coding process is still a problem
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:5.07kb
    • 提供者:薛岳
  1. sources_1

    0下载:
  2. 使用 wtfa pfa方法 混合基搭建 600点fft verilog -Wtfa pfa method using a mixed group to build a 600-point fft verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:65.61kb
    • 提供者:刘壮
  1. UpdateApp1.2

    0下载:
  2. 这是FPGA的升级程序,C#发送bin文件给FX3,然后FX3再把数据通过SPI通信发送给FPGA-This upgrade program the FPGA, C# FX3 sent to the bin, and then FX3 data to the FPGA via SPI communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:1.21mb
    • 提供者:buptlw
  1. Uart_Randy

    0下载:
  2. this s the uart source code and document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:148.81kb
    • 提供者:phuong
  1. sineWaveGenerator

    0下载:
  2. FPGA生成高质量400Hz正弦信号的代码,可调节信号频率、初相位及信号质量-FPGA generated code 400Hz sinusoidal signal quality, signal frequency can be adjusted, and the initial phase of signal quality
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:2.63kb
    • 提供者:苟李
  1. PCIe_Lab

    0下载:
  2. PCIe lab据说是研讨会的资料,大家有需要的可以-PCIe lab It is said that it is a seminar information, have a try if you need
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:5.92mb
    • 提供者:赵云
  1. spi_slave

    0下载:
  2. FPGA实现SPI接口的从机功能,接收和发送全双工运行,接收到的数据以八位LED灯显示-FPGA to achieve the SPI interface the machine function, receive and send full-duplex operation, the received data to eight LED lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:486.49kb
    • 提供者:张仑仑
  1. 18.UART

    0下载:
  2. 使用verilog语言实现FPGA上的串口程序编写,可实现9600波特率下的收发功能,且占用逻辑单元较少-The use of verilog language FPGA on the serial program to achieve, can achieve 9600 baud rate transceiver function, and occupy less logical unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:502.94kb
    • 提供者:张仑仑
  1. spi_master

    0下载:
  2. 使用verilog语言实现FPGA下的SPI的主机模式,波特率为晶振时钟的五分之一,发送稳定-Using verilog language to achieve the SPI under the host mode, the baud rate is one-fifth of the crystal clock, send stable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:108.53kb
    • 提供者:张仑仑
  1. ROM

    0下载:
  2. 使用verilog语言实现对altera下cycloneII系列FPGA的片上ROM的创建,读写,调用IP核-Use verilog language to achieve altera under the cycloneII series FPGA on-chip ROM to create, read and write, call IP core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:35.56kb
    • 提供者:张仑仑
  1. ALTERA_FPGA_SDRAM

    0下载:
  2. 使用ALTERA的FPGA控制SDRAM的verilog程序-Use ALTERA s FPGA to control SDRAM s verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:12.45mb
    • 提供者:
« 1 2 ... .40 .41 .42 .43 .44 3745.46 .47 .48 .49 .50 ... 4323 »
搜珍网 www.dssz.com