CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 3768.69 .70 .71 .72 .73 ... 4323 »
  1. AD9125

    0下载:
  2. 对9125芯片介绍比较详细 大家可以参考一下-9125 chip on the more detailed we can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:783.83kb
    • 提供者:fengjibin
  1. transportation-bumbling

    0下载:
  2. 交通信号灯(Traffic Lights)或“红绿灯”,是以规定之时间上交互更换的光色讯号,通常设置于交岔路口或其他需要交通管制的地点,用以将道路通行权指定给车辆驾驶人与行人,管制其通行、停止及转向的交通管制设施。交通信号灯是以电力为能源运转之交通管制设施,以红、黄、绿三色灯号或辅以声音讯号,指示车辆及行人停止、注意与行进。-Traffic lights (Traffic Lights) or traffic lights , is the time to exchange the excha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:563kb
    • 提供者:颜奕政
  1. verilog-SDRAM

    0下载:
  2. 用verilog语言写的SDRAM读写控制器的程序,经测试有效。-Written in verilog language SDRAM read and write controller procedures, the test is valid.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:20.23mb
    • 提供者:谢嘉树
  1. spi_latest.tar

    0下载:
  2. spi 控制器的verilog开发程序,非常适合verilog开发设计者学习,也对spi感兴趣的开发人员提供简单的了解-Spi controller verilog development program, very suitable for verilog development designers to learn, but also interested in spi developers to provide a simple understanding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:547kb
    • 提供者:徐伟升
  1. uart2bus_testbench_latest.tar

    0下载:
  2. uart2bus_testbench,uart测试平台,主要运用uvm验证方法学,对uart接口、systemverilog和uvm等ic开发和验证有一个初步了解和掌握。-Uart2bus_testbench, uart test platform, the main use of uvm validation methodology, uart interface, systemverilog and uvm ic development and verification have a pre
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:988kb
    • 提供者:徐伟升
  1. blink_led_3freq

    0下载:
  2. blink led with 3 frequencies on de2-115 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:354kb
    • 提供者:aspie
  1. GPIO_PS_MIO

    0下载:
  2. VIVADO 2016.4 通过PS和PL实现GPIO接口的实现方式(1),这是完整工程!-VIVADO 2016.4 u901A u8FC7PS u548CPL u5B9E u73B0GPIO u63A5 u53E3 u7684 u5B9E u73B0 u65B9 u5F0F uFF081 uFF09 uFF0C u8FD9 u662F u5B8C u6574 u5DE5 u7A0B uFF01
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:7.35mb
    • 提供者:lisq
  1. GPIO_PS_EMIO

    0下载:
  2. VIVADO 2016.4 通过PS和PL实现GPIO接口的实现方式(2),这是完整工程.-VIVADO 2016.4 u901A u8FC7PS u548CPL u5B9E u73B0GPIO u63A5 u53E3 u7684 u5B9E u73B0 u65B9 u5F0F uFF082 uFF09 uFF0C u8FD9 u662F u5B8C u6574 u5DE5 u7A0B.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:6.92mb
    • 提供者:lisq
  1. GPIO_PL_IPCORE

    0下载:
  2. VIVADO 2016.4 通过PS和PL实现GPIO接口的实现方式(3),这是完整工程!-VIVADO 2016.4 u901A u8FC7PS u548CP u5B4E u73B0GPIO u63A5 u53E3 u7684 u5B9E u73B0 u65B9 u5F0F uFF083 uFF09 uFF0C u8FD9 u662F u5B8C u6574 u5DE5 u7A0B uFF01
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:22.79mb
    • 提供者:lisq
  1. EEPROM

    0下载:
  2. verilog语言实现对EEPROM的读写-The verilog language implements read and write to the EEPROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-18
    • 文件大小:3.98mb
    • 提供者:何婷
  1. traffic_control

    0下载:
  2. 使用状态机实现交通灯控制实现,包括仿真,修改引脚即可使用-The state machine implements traffic light control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:256kb
    • 提供者:何婷
  1. led_flsah

    0下载:
  2. VHDL语言实现数码管动态显示,修改引脚即可下载实现-The VHDL language implements the digital tube dynamic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:447kb
    • 提供者:何婷
« 1 2 ... .63 .64 .65 .66 .67 3768.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com