CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .24 .25 .26 .27 .28 429.30 .31 .32 .33 .34 ... 4323 »
  1. Quartus-II-Design-modelsim

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.86mb
    • 提供者:adin
  1. Prat4

    0下载:
  2. This code allows an application timing and generation of waveforms: sine and triangular
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.43kb
    • 提供者:mapo
  1. VGA

    0下载:
  2. 基于Verilog的VGA显示程序 用于实现FPGA对于VGA显示器的控制实现图像显示,并给出相关测试的TB文件-The VGA display program based on Verilog FPGA for implementing the control of the VGA display Image display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.5kb
    • 提供者:zhengjun
  1. beep

    0下载:
  2. 在Cyclon II EP2C5T144上实现蜂鸣器演奏歌曲-In Cyclon II EP2C5T144 play the song on the realization of the buzzer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.94mb
    • 提供者:东东
  1. Phone-meter

    0下载:
  2. 这是电话计费器的Verilog源程序,已经编译通过,可以直接使用-This is a call accounting device Verilog source code, has been compiled by, can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:16.07kb
    • 提供者:莫然
  1. photo-frame

    0下载:
  2. 一篇用FPGA做数字相框的论文.有实际制作指南.-a paper on Digital photo frame with a FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.57mb
    • 提供者:tony.wang
  1. DSPAlgorithms

    0下载:
  2. 数字信号处理算法的优化以及硬件描述语言实现-DSPAlgorithms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.27mb
    • 提供者:LuChuan
  1. IBM_PC

    0下载:
  2. This code allows you to read character from keyboard IBM PC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.2kb
    • 提供者:mapo
  1. 8051_ADC

    0下载:
  2. AT89C51 Based ADC Program using keil v3. Very useful.-AT89C51 Based ADC Program using keil v3. Very useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:61.08kb
    • 提供者:Mick
  1. part2

    0下载:
  2. Implement a 3-digit BCD counter. Display the contents of the counter on the 7-segment displays, HEX2− 0. Derive a control signal, from the 50-MHz clock signal provided on the DE2 board, to increment the contents of the counter at one-se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:540.42kb
    • 提供者:echo
  1. NiosII_SOPCBuilder_Labs

    0下载:
  2. 清华大学Altera实验室有关Sopc及Nios设计的实验教程,并附有源码。-Tsinghua University and the Altera Nios Design Laboratory on the experimental Sopc tutorials, along with source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.37mb
    • 提供者:yaicity
  1. SmallPC2

    0下载:
  2. 利用fpga设计最小系统的verilog程序。-Minimum system design using fpga verilog program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:196.49kb
    • 提供者:Mefrank
« 1 2 ... .24 .25 .26 .27 .28 429.30 .31 .32 .33 .34 ... 4323 »
搜珍网 www.dssz.com