CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 434.35 .36 .37 .38 .39 ... 4323 »
  1. EP2C8_SDRAM_FLASH

    0下载:
  2. NIOSII FLASH设置程序范例,sopc应用-NIOSII FLASH setup example, sopc application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.07mb
    • 提供者:liming
  1. VERILOG_CPU

    0下载:
  2. 这是一个16位mips-like 处理器代码 , 韩内存, 堆栈, 异常处理,可以综合。。。 非常好的一个学习例子
  3. 所属分类:VHDL编程

    • 发布日期:2012-10-16
    • 文件大小:478.75kb
    • 提供者:kingsloveqzy
  1. AD5624

    0下载:
  2. ADI公司串行DA芯片AD5624的VHDL源码,实际工程应用成功、-ADI Corporation serial DA of the AD5624 chip VHDL source code, the actual engineering application success
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-21
    • 文件大小:975byte
    • 提供者:
  1. cordic

    0下载:
  2. 用verilog语言实现的cordic算法,计算角度-Use verilog language realization of cordic algorithm, computing Angle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:197.48kb
    • 提供者:蔡金峰
  1. xinhaofashengqi

    0下载:
  2. 利用VHDL语言实现的多种波形信号包括方波、正弦波、脉冲信号的波形发生器-xinhaofashengqi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.85mb
    • 提供者:前沿部
  1. mult_piped_8x8

    0下载:
  2. 8位乘8位的流水线乘法器,采用Verilog hdl编写-8 x 8-bit pipelined multiplier, used to prepare Verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:897byte
    • 提供者:江浩
  1. 8b10b

    0下载:
  2. 如题,原始8B10B编码,仿真通过。真麻烦,要说那么多废话-as title
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:177.64kb
    • 提供者:luojinc
  1. m

    0下载:
  2. vhdl,序列信号发生器,发出11101010,可更改为任意序列-vhdl, sequence signal generator, issued 11.10101 million, you can change an arbitrary sequence of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:32.33kb
    • 提供者:王晓虎
  1. MAX263-MAX268

    0下载:
  2. D板的数字可编程有源滤波模块设计,MAX26 系列数字编码式滤波器的使用方法-MAX263,MAX264,MAX265,MAX266,MAX267,MAX268
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.93mb
    • 提供者:雪域高原
  1. Digital_Competition_Responder

    0下载:
  2. 设计一个数字式竞赛抢答器,可以判断第一抢答者,并具备计分功能。-Competition to design a digital answering device, can determine the first answer in person, and have the scoring function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:599.87kb
    • 提供者:刘智虎
  1. rloc

    0下载:
  2. RLOC 属性在vhdl code中的直接描述。xilinx的范例文件-Example files for the applicantion of RLOC in Xilinx device.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.61kb
    • 提供者:xiang
  1. hanming

    0下载:
  2. 用Verilog语言实现汉明编码,很粗燥,是大三的时候做的-With the Verilog language Hamming code, it is rough dry, a junior at the time to do
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:892byte
    • 提供者:xiaohuai
« 1 2 ... .29 .30 .31 .32 .33 434.35 .36 .37 .38 .39 ... 4323 »
搜珍网 www.dssz.com