资源列表
zigbee_sensor
- ZigBee无线模块实验.rar；基于FPGA-2C35核心；博创实验箱平台。 在quartusII里面添加uart核，利用串口与主控制机相通信，获取从控制机上传感器的的温度、湿度、光敏电阻、热敏电阻等信息（其中主控制机与从控制机是通过zigbee协议通信） -ZigBee wireless module experiment rar core on the FPGA-2C35 Borch experimental box platform. Add uart nuclear qua
2C20
- 红色飓风的编程资料 培训的资料开发板上的-usb
Coding
- 这是用VHDL语言编写的4位比较器，用了三种描述进行编写-This is the VHDL language with the 4-bit comparator, used to prepare three kinds of descr iptions
APB
- It s the verilog source code for AMBA APB 2.0 Slave
GFverilog-hdl
- 伽罗华域的乘法器的设计，使用有限域设计乘法器-Galois field multiplier design, the use of finite field multiplier design
liftbd53
- 小波提升算法5_3 verilog 源码-Wavelet lifting algorithm 5_3 verilog source
QEP_FOR_ENCODER
- ALTERA MAX Ⅱ EPM570上QEP的源码，已经通过测试。-ALTERA MAX Ⅱ EPM570 source code on the QEP has been tested.
cpu2
- 另一个简单的16位VHDL的CPU程序~~~包含简单的加减乘除移位等操作，适用于课程设计-Another simple VHDL' s CPU 16-bit program ~ ~ ~ contains simple calculation shift and other operations for course design
quartus
- 基于vhdl语言描述的16*32点阵静态显示程序，分为单板显示和多板显示。-Static vhdl language to describe 16* 32 dot matrix display program, divided into veneer display and multi-panel display.
sdh1
- 本段代码是关于SDH帧的操作的一段VHDL的代码。 主要需求为两部分： 1. 从连续传输的SDH字节流中找出帧头。 2. 从SDH字节流中，提取F1字节，并按照要求输出。-This section of code is on the operation of a SDH frame VHDL code. Two main needs: 1. From the continuous transmission of SDH byte stream to find the frame he
lcd1602
- 1602液晶显示控制 verilog程序 -1602 LCD Control verilog
VHDL
- 7段数码管译码器和8421码十进制计数器的程序-7 segment digital tube, and 8421 yards decimal decoder program counter