CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 2637.38 .39 .40 .41 .42 ... 4323 »
  1. jiaotongdeng

    0下载:
  2. 用vhdl语言设计了一个交通灯实验 包含了十字路*通灯的转换-Vhdl language designed by a traffic light intersection experiment includes the conversion of traffic lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:322.49kb
    • 提供者:lili
  1. armok01120249

    0下载:
  2. arm 开发套件v1.2注册文件,开发嵌入式的必备软件-arm develop suit v1.2 cracker
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.09kb
    • 提供者:孔峰
  1. leddisplay

    0下载:
  2. microblaze打包文件,功能是在led上显示的管脚说明-microblaze packaged file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.23kb
    • 提供者:maoziying
  1. spi

    0下载:
  2. SPI 时序逻辑 功能简单 希望大家看看吧-SPI timing logic is simple hope that we see it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.38kb
    • 提供者:chenhui
  1. barrons-word-list

    0下载:
  2. barrons word list very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:133.61kb
    • 提供者:rahul
  1. opencores_i2c

    0下载:
  2. I2C 总线协议通过两线串行数据SDA 和串行时钟SCL 线在连接到总线的器件间传递信息,每个器件都有一个唯一的地址识别,而且都可以作为一个发送器或接收器.-Through the two-wire I2C serial bus protocol data SDA and serial clock SCL line is connected to the bus transfer information between devices, each device has a unique addr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:222.65kb
    • 提供者:houge
  1. DECIMAL_COUNTER

    0下载:
  2. decimal counter to start from 0 to 10 decimal up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:548byte
    • 提供者:mido/midoo
  1. frequency

    0下载:
  2. 基于FPGA的verilog语言频率计设计-Design of FPGA-frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:681.65kb
    • 提供者:zhangquanling
  1. pingpong

    0下载:
  2. 用VHDL写的一个乒乓球游戏机的源程序。-Use VHDL to write a table tennis game of the source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:912.88kb
    • 提供者:wyx006
  1. 74ls47

    0下载:
  2. 74ls47原理,针对共阴型数码管,代码简短,可供参考-74ls47 schematic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:546byte
    • 提供者:王瑞
  1. dualportram_asch

    0下载:
  2. This an asychronous dual port ram-This is an asychronous dual port ram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:787byte
    • 提供者:iman
  1. p-to-s

    0下载:
  2. 采用VHDL语言编制的并串转换程序,大家看看吧-Prepared using VHDL language and string conversion process, we look at it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.52kb
    • 提供者:
« 1 2 ... .32 .33 .34 .35 .36 2637.38 .39 .40 .41 .42 ... 4323 »
搜珍网 www.dssz.com