CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 2639.40 .41 .42 .43 .44 ... 4323 »
  1. Microwave-ovens

    0下载:
  2. VHDL 硬件描述微波炉,对于刚学习数电的人具有极大的帮助-VHDL hardware descr iption microwave ovens, electric for just a few people who learn of great help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:105.7kb
    • 提供者:CDM
  1. Table-Tennis

    0下载:
  2. 应用quartus,实现兵乓球(中文解释),层次清晰,具有完整的解释-Application quartus, achieving table tennis (Chinese interpretation), the level of clear, with complete explanation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:145.09kb
    • 提供者:CDM
  1. high-speed-PCB-design-skills

    0下载:
  2. 高速PCB设计技巧,值得一看,20字 20字 20字 20字 -High-speed PCB design skills, worth a visit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:433.19kb
    • 提供者:雷文
  1. example9

    0下载:
  2. xilinx的ISE下,VHDL语言实现简单的vga显示红绿相间的条纹-xilinx under the ISE, VHDL language simple vga display red and green stripes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:193.84kb
    • 提供者:rollaroll
  1. example1

    0下载:
  2. 分频程序:实现一个将时钟信号clk十分频的功能-Frequency program: to achieve a frequency of the clock signal clk is the function of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:29.93kb
    • 提供者:YJ
  1. example3

    0下载:
  2. 加/减法计数器:本程序实现的是一个加/减8进制计数器-Add/down counter: The program implementation is a plus/minus 8 binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:25.53kb
    • 提供者:YJ
  1. example4

    0下载:
  2. 拨码开关及显示:实现的拨码开关对应显示.-DIP switches and display: implement the DIP switch is visible.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.31kb
    • 提供者:YJ
  1. example5

    0下载:
  2. 按键控制:8个按键对应8个数字显示,初始值为0。-Key Control: 8 buttons corresponding to 8 digits display, the initial value is 0.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:34.06kb
    • 提供者:YJ
  1. example6

    0下载:
  2. 按键控制加减及消抖:使用KEY1和KEY2控制数据的加减。-Key control and eliminate buffeting Modified: KEY1 and KEY2 control data using addition and subtraction.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:26.64kb
    • 提供者:YJ
  1. Leg8

    0下载:
  2. 待商业化的8位高速cpu芯片设计,verilog语言编译通过,ISE平台完成-To be commercial cpu 8-bit high-speed chip design, verilog language compiler, ISE platform to complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:855.75kb
    • 提供者:张德志
  1. univ

    0下载:
  2. universal binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:524byte
    • 提供者:cdac
  1. attachments_15_02_2011.

    0下载:
  2. barrel shifter in vhdl coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:775byte
    • 提供者:cdac
« 1 2 ... .34 .35 .36 .37 .38 2639.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com