CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 2639.40 .41 .42 .43 .44 ... 4323 »
  1. FPGA-external-flash-configuration

    0下载:
  2. FPGA 外部flash配置方法,常见问题回答-FPGA external flash configuration
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10.59kb
    • 提供者:ssss
  1. IIC_ISE_FPGA

    0下载:
  2. IIC在fpga中的实现。完整的ISE工程文件-IIC is implemented in fpga.Complete the ISE project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:208.34kb
    • 提供者:lifree
  1. intel_8088_Verilog

    0下载:
  2. 完整的intel 8088架构的Verilog代码模型文件。包括仿真运行结果。-Intel 8088 architecture Verilog code model files. Including the simulation run results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:205.84kb
    • 提供者:lifree
  1. Quartus-II_TimeQuest_Constraints

    0下载:
  2. Quartus II_TimeQuest的时序约束教程,详细讲解了Quartus II工具对FPGA的时序约束。-The Quartus II_TimeQuest the timing constraints tutorial explain in detail the tools of the Quartus II FPGA timing constraints
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.87mb
    • 提供者:lifree
  1. Using-PlanAhead-in-project

    0下载:
  2. 讲述了xilinx公司FPGA高级设计工具PlanAhead 的使用流程。是学习FPGA高级设计的教程。-About the xilinx FPGA design tools the PlanAhead the use process. Is the tutorial to learn the advanced design of the FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.63mb
    • 提供者:lifree
  1. reversible-counter

    0下载:
  2. 实现在5~12之间计数的可逆计数器,并转储所有变量到VCD文件。-Reversible counter counts between 5 and 12, and dump all the variables to the VCD file。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.96kb
    • 提供者:梦雅
  1. schk

    0下载:
  2. 用状态机实现序列检测器的设计,熟悉用状态机设计各种序列检测器的思路和方法-Sequence detector state machine design, familiar with the ideas and methods of the various sequence detector state machine design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:406.32kb
    • 提供者:沈桑霞
  1. drink

    0下载:
  2. 一个自动饮料销售机的逻辑电路。它的投币口每次只能投入一个五角或一元的硬币。投入一元五角的硬币后机器自动给出一杯饮料:投入两元(两枚一元)的硬币后,在给出饮料的同时找回一枚五角的硬币。-An automatic beverage vending machine logic circuit. The slot can only put into a pentagonal or a coin. Invested $ 1.5 of the coins, the machine automatically
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:295.75kb
    • 提供者:沈桑霞
  1. light

    0下载:
  2. 城市十字交叉路口红绿灯控制系统主要负责控制东西走向和南北走向的红绿灯的状态和转换顺序,关键是各个状态之间的转换和进行适当的时间延时,基于以上考虑,采用如下设计: (1)当东西走向的绿灯亮时,南北走向的红灯亮,并保持25S (2)当东西走向的绿、黄灯亮时,南北走向的红灯亮,并保持5S (3)当东西走向的红灯亮时,南北走向的绿灯亮,并保持15S (4)当东西走向的红灯亮时,南北走向的绿、黄灯亮,并保持5S (5)最后又回到(1)状态,并周期重复进行。 -The city cr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:674.48kb
    • 提供者:沈桑霞
  1. ADCINT

    0下载:
  2. 用状态机对ADC0809采样控制电路的实现-ADC0809 sampling control circuit using a state machine implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:258.27kb
    • 提供者:沈桑霞
  1. shift8

    0下载:
  2. 完成8位移位寄存器的VHDL设计、仿真、下载验证,要求有带进位循环右移、带进位循环左移、自循环右移和自循环左移功能。-Completed the 8-bit shift register VHDL design, simulation, download authentication, and require Rotate right, Rotate left, since the rotate right and left from the circulation function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:284.17kb
    • 提供者:沈桑霞
  1. two_ten

    0下载:
  2. 完成二进制到十进制的转换,使用例化语句,包括二选一模块、比较模块、七段数码管显示译码模块。-Complete binary to decimal conversion, the use cases of the statement, including the two selected a module, modules, seven-segment display decoder module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:290.75kb
    • 提供者:沈桑霞
« 1 2 ... .34 .35 .36 .37 .38 2639.40 .41 .42 .43 .44 ... 4323 »
搜珍网 www.dssz.com