资源列表
digital
- 原创-verilog数字钟-基于quartus-显示时分秒-整点报时-设置时段不报时-欢迎下载-Original-Verilog digital clock-based on quartus- Displays minutes and seconds- the whole point of time- set time period does not chime- Welcome to download
test3
- 深入浅出玩转FPGA一书中实验中的串口读写实验-Fun FPGA simple terms, a book to read and write from serial com.
S1_24yima
- FPGA中的2-4译码器代码，是红色飓风EP1C6开发板上配套的实验代码。-2-4 decoder in the FPGA code, the red hurricane EP1C6 development board supporting experimental code.
S3_WAVE
- 基于FPGA的波形发生器实验，是采用图形输入的方式产生的。-FPGA-based waveform generator experiment is generated by the graphical input.
S6_VGA
- verilog HDL编写的FPGA的VGA接口显示程序，显示所有八种色彩。-FPGA VGA interface written in verilog HDL program, showing all eight colors.
S1_38yima
- 3-8译码器的verilog HDL代码，是红色飓风EP1C6开发板上的一个基础学习的范例。-3-8 decoder Verilog HDL code, is a basic study of the red hurricane EP1C6 development board example.
Keil-3
- soft for 8051. keil 3
AD250MdaFIFO
- AD250 FPGA PCI桥采样示例代码-AD250 FPGA PCI bridge sampling
spi-to-i2c
- spi to i2c - - - - -- - - - - - - - - -- -spi to i2c - - - - - - - - -- - - - - - - - - - - - - - - --
PPMcoder
- PPM编码器 clk rst-ppmcoder clk rest lowest
decoder
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收到的串行数据的格式为：4位同步码“1010”，4位数据（高位在前），1位奇校验码（对前8位数据校验）。解码电路检测到校验位正确后，输出数据及一个时钟周期的数据有效脉冲。如果校验位错误，则不输出数据，也不输出数据有效脉冲。画出状态转移图，标明各个状态的转移条件和输出-Design of remote control receiving and decoding circuit. The circuit receives th
cadence-book
- 软件cadence 中VHDL和Verilog教程，内容详细-Software of cadence VHDL and Verilog tutorial, detailed content