CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .42 .43 .44 .45 .46 2647.48 .49 .50 .51 .52 ... 4323 »
  1. UNO

    0下载:
  2. 为时尚桌游uno牌计分的小程序,vs写的,源码加执行程序,直接可用-a little program for the card game "uno",which can be used to count the scores during your playing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:394.88kb
    • 提供者:longdi
  1. verilog-study

    0下载:
  2. 一个很好的介绍Verilog HDL语言的PPT ,做的很详细,很好的学习VHDL的辅助材料-Verilog HDL language to introduce a good PPT Do a very detailed, good learning VHDL auxiliary materials
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.01mb
    • 提供者:张驰
  1. verilog-course-design

    0下载:
  2. 两个关于Verilog语言学习的课程设计,有要求、思路和代码,一个是芯片接口设计,一个是智能烧烤机设计-Two on the Verilog language learning course design, requirements, ideas and code, a chip interface design, a smart barbecue machine design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:661.16kb
    • 提供者:张驰
  1. Verilog-practice-and-to-explain

    0下载:
  2. 《Verilog练习和讲解.pdf》一个入门级很好的Verilog语言讲解与练习-"Verilog exercises and explain. Pdf" a good entry-level Verilog language to explain and practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:262kb
    • 提供者:lujianlin
  1. Xia-Yu-Wen-Verilog-classic-tutorial

    0下载:
  2. 《夏宇闻-Verilog经典教程.pdf》夏宇闻教授的经典Verilog讲解!-"Xia Yu Wen-Verilog classic tutorial. Pdf" Xia Yu Wen Professor classic Verilog explain!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.29mb
    • 提供者:lujianlin
  1. From-HDL-to-the-territory

    0下载:
  2. 《从HDL到版图.pdf》北大微电子系的FPGA开发电子文档,有用!-From HDL to the territory. Pdf "Peking University, Department of Microelectronics FPGA development of electronic documents and useful!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.46mb
    • 提供者:lujianlin
  1. 5_lcd_ST7565P_12864

    0下载:
  2. 液晶ST7565P_12864驱动,实现打点成图。-LCD ST7565P_12864 drive, dot mapping.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.88mb
    • 提供者:lujianlin
  1. Signal-generator

    0下载:
  2. 关于信号发生器的各种电子书,包括信号,滤波等内容。-A variety of e-books on the signal generator, signal filtering.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.01mb
    • 提供者:lujianlin
  1. smg_0_7

    0下载:
  2. 此程序在XILINX上可以实现数码管动态显示0-7-Digital tube dynamic display 0-7
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:341.82kb
    • 提供者:王磊
  1. bin

    0下载:
  2. BIN dumps for printer toners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.67kb
    • 提供者:MarioRodriguez
  1. miaobiao

    0下载:
  2. 计时到59秒即清零的秒表,可暂停,可复位清零。-Time to 59 seconds of a stopwatch is cleared, can pause, can be reset reset.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.71kb
    • 提供者:赖晓云
  1. paixu

    0下载:
  2. 用冒泡法对16个数据进行排序,并将结果存于固定地址。跑马灯,及循环点亮程序-With the method of bubbling 16 data to sort and will result in fixed deposit address. Scrolling, and circulation of light up the program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:568byte
    • 提供者:赖晓云
« 1 2 ... .42 .43 .44 .45 .46 2647.48 .49 .50 .51 .52 ... 4323 »
搜珍网 www.dssz.com