CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .40 .41 .42 .43 .44 2645.46 .47 .48 .49 .50 ... 4323 »
  1. decoder

    0下载:
  2. this an architecture of a decoder :)-this is an architecture of a decoder :)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:9.35kb
    • 提供者:kossan anna
  1. half_adder

    0下载:
  2. architecture descr iption of half architecture adder :)-architecture descr iption of half architecture adder :)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:9.16kb
    • 提供者:kossan anna
  1. 7845_VGA

    0下载:
  2. 此文档是一个DE0的关于VGA的例程,用于FPGA/CPLD开发。-This document is a DE0 VGA routines, to FPGA/CPLD Development .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:204.74kb
    • 提供者:钟鹏
  1. 7845_NIOS_SDCARD

    0下载:
  2. DE0关于NIOS_SDCARD的例程,入门级的。希望对各位有用@-DE0 routine on NIOS_SDCARD , , entry-level . I hope that useful to you @ ! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:钟鹏
  1. logicfunction

    0下载:
  2. a simple VHDL architecture for logic function-a simple VHDL architecture for logic function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:34.04kb
    • 提供者:ammoun
  1. full_adder

    0下载:
  2. 4 bits architecture full adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:9.82kb
    • 提供者:ammoun
  1. STATE_9852

    0下载:
  2. FPGA控制DDS芯片AD9852,产生幅值和频率可调的正弦信号-FPGA control AD9852 state
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.21kb
    • 提供者:李小科
  1. LED

    0下载:
  2. 基与FPGA芯片的流水灯,芯片为EP2 c5T-the flowing LED in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:265.86kb
    • 提供者:王义林
  1. 8-8-array-multiplier

    0下载:
  2. a multiplier structural code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.39kb
    • 提供者:hj
  1. fa

    0下载:
  2. a full adder fully structural
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:579byte
    • 提供者:hj
  1. ha

    0下载:
  2. half adder fully structural
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:561byte
    • 提供者:hj
  1. andp2

    0下载:
  2. anding the two inputs with a clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:585byte
    • 提供者:hj
« 1 2 ... .40 .41 .42 .43 .44 2645.46 .47 .48 .49 .50 ... 4323 »
搜珍网 www.dssz.com