资源列表
eda--sheji
- 这是我自己编写的fpga程序，使用vhdl语言，开发板能够播放《迟来的爱》这首音乐，大家可以借鉴使用-This is my own fpga written procedures, using vhdl language, the development board to play " late love" this music, we can learn to use ......
EDA
- 本压缩包收集了密码锁案例，含程序源码 报告等东西-Ben archive collection of 150 classic C, C++ programs and topics, source code, is a collection of values
paral
- 其实是verilog的关于并行的传输的代码，cpld上用的.-paral port
Four-controllable-counter
- 功能是（用Verilog语言的，内有比较详细的注释）： （1）计数器的功能是从0到9999计数，并能以十进制数的形式在七段数码管上显示出来(包括七段数码管显示模块). （2）该计数器有一个1个nclr和一个adj_plus端，在控制信号的作用下（见下表），计数器具有复位、增或减计数、暂停的功能。编写以上的程序的完整模块. 计数器的功能表 nclr adj_minus 功 能 0 0 复位为0 0 1 递增计数 1 0 递减计数 1 1 暂停计数 -Functi
vga_sync
- 显示器控制程序，控制显示器的场同步和行同步-Display control program to control the display of the vertical sync and horizontal sync
USB
- 这个是Verilog的USB控制程序，用于USB与FPGA之间的通信-This is the USB Verilog control procedures for the communication between USB and FPGA
ADV7125
- ADV7125在FPGA上的驱动程序，为用户提供ADV7125的控制接口-ADV7125 driver on the FPGA, to provide users with the control interface ADV7125
allot1_4
- 设计一个双1路到4路的数据分配器电路 设计要求： （1）1路到4路数据分配器其逻辑功能表如表3.2.2所示，试用行为描述方式写出设计块对其逻辑功能进行描述。 表3.2.2 数据分配器功能表 S1 S0 Out0 Out1 Out2 Out3 0 0 in z z z 0 1 z In Z Z 1 0 Z Z In z 1 1 Z Z Z in-1 way to design a dual 4-way data distributor circuit design
AIC23IP
- AIC23的IP核，提供ＮＩＯＳ ＣＰＵ与FPGA 的通信方式-AIC23' s IP core, providing NIOS CPU means of communication with the FPGA
kcpsm3
- code for Kcpsm3 with VhDL code...write for programers to improve their programation usin picoblaze and generating a easier code than VHDL-code for Kcpsm3 with VhDL code...write for programers to improve their programation usin picoblaze and generatin
2_intro_fpga
- Introduction to FPGA presentations
curso-fpga-programacion-arreglos-compuertas
- cpuse to learn how to programate VHDL