CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 2688.89 .90 .91 .92 .93 ... 4323 »
  1. S9_PS2_LCD

    0下载:
  2. 1、ps/2键盘输入,通过led显示ascii码 2、稍等1s可以在lcd上显示输入的字符 3、其中键盘上的backspce键是用来清屏的 4、当lcd上显示满字符时,在按下按键自动清屏,从第一行显示。-1, ps/2 keyboard input, through the led display ascii code 2, wait for 1s in the input character lcd display 3, in which key on the keyboard i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:9.19kb
    • 提供者:袁方
  1. S2_38yima

    0下载:
  2. 1、本程序模仿3/8译码器的功能 2、由3个拨码开关输入,led输出。-1 copy of the program 3/8 decoder function 2, 3 DIP switch from the input, led output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:58.08kb
    • 提供者:袁方
  1. S8_VGA

    0下载:
  2. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。 -1. Source file in src directory, QII Proj project files in the directory 2. Program implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:225.09kb
    • 提供者:袁方
  1. S5_BOARD_ID

    0下载:
  2. 1、程序是7段扫描显示器的扫描输出的例子 2、利用扫描原理4个数码管显示4个不同的数字,但是数据输入是一组总线, -1, the program is the 7-segment display of the scan output scans example 2, using the scanning principle four digital display four different figures, but the data input is a set of bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:62.54kb
    • 提供者:袁方
  1. PIANo

    0下载:
  2. (1)下载“KX232_PIANO_C5T”文件夹中的sof文件。 (2) 接上串行通信线,与PC机通信。 (3)在“FOR_PC_FILE”文件夹中,双击打开上位机软件“SEND”,按键盘上的“1、2、3.。。”即可弹琴。SEND窗口即显示对应的ASIC码。-(1) Download " KX232_PIANO_C5T" folder in the sof file. (2) connected to the serial communication lines, a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:47.93kb
    • 提供者:袁方
  1. B08040825_2_8

    0下载:
  2. 课程设计报告,做的28译码器,很实用,供大家参考-Curriculum design report, do the 28 decoder, it is useful for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:424.68kb
    • 提供者:sdfsdfsdf
  1. 8BIT-VHD

    0下载:
  2. 8位相等比较器。。。很实用,课程设计用的。。。很适合学生参考-8 phase and other comparators. . . Very practical, curriculum design purposes. . . Very suitable for students. . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.93mb
    • 提供者:sdfsdfsdf
  1. v7

    0下载:
  2. Here is a Fifo impementation in vhdl with a 8 bit input and 8 bit output, reset and a synchronisation for reading and writing with different clocks
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:11.08kb
    • 提供者:alghost
  1. DXPintegrated-library

    0下载:
  2. dxp 集成库 本指南知道如何在DXP中使用,创建和修改集成库。 集成库将原理图及与他们相联系的PCB封装和(或)SPICE模型或信号完整性分析模型全部编译到一个不可编译的包中。所有的模型信息都从模型库或文件拷贝到集成库里,所以无论原始源库在什么地方,所有的元件信息被存储在一起。这样做集成库真正可以随意移动。 -dxp integrated library DXP this guide to know how to use, create and modify an integrat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.36mb
    • 提供者:shl
  1. VerilogCodingGuidelines

    0下载:
  2. verilog coding guide lines-verilog coding guide lines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:179.91kb
    • 提供者:rbacha88
  1. Programmable-Logic-Controllers

    0下载:
  2. Programmable Logic Controllers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.87mb
    • 提供者:wjantee
  1. How-to-build-a-custom-FPGA-board

    0下载:
  2. How to build a custom FPGA board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:22.98kb
    • 提供者:boudjema
« 1 2 ... .83 .84 .85 .86 .87 2688.89 .90 .91 .92 .93 ... 4323 »
搜珍网 www.dssz.com