CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 2683.84 .85 .86 .87 .88 ... 4323 »
  1. use-AUTHERWARE-to-make-LED-display

    0下载:
  2. 用AUTHERWARE制作体育馆大屏幕的方法与技巧-use AUTHERWARE software to make LED display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:32.03kb
    • 提供者:xujiajun
  1. digicnt

    0下载:
  2. 带全局复位的1小时倒数计时器。显示在4个7段译码管上,使用48MHz晶振驱动。-1 hour with the global reset countdown timer. 4 7-segment display decoder in the pipe, using 48MHz crystal driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:376.71kb
    • 提供者:夏江南
  1. vga256

    0下载:
  2. vga显示256色彩,verilog hdl编写-256color display by vga,write in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:441.56kb
    • 提供者:chen
  1. bcd_decoder

    0下载:
  2. bcd_decoder.vhd bcd_decoder.vhd bcd_decoder.vhd-Bcd_decoder.bcd_decoder.vhd bcd_decoder.vhd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:251.88kb
    • 提供者:李迎春
  1. v39-23

    0下载:
  2. Theory of designing adder/substracter by VerilogHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:329.95kb
    • 提供者:Danh
  1. quartus2-Sine-generator

    0下载:
  2. quartus2设计正弦发生器 ,仿真出正弦波形-Sine generator design by quartus2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:856.35kb
    • 提供者:chen
  1. ram_dp_sr_sw

    0下载:
  2. dual ram port in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:815byte
    • 提供者:sayhaa
  1. verilog_pudn

    0下载:
  2. its a document about verilog to write design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.41mb
    • 提供者:subeg
  1. com1402soft

    0下载:
  2. vhdl code of qam bpsk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:96.85kb
    • 提供者:ahmedfayez
  1. com1202soft

    0下载:
  2. vhdl code of fsk psk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:200.77kb
    • 提供者:ahmedfayez
  1. LIP2908CORE_membist

    0下载:
  2. Mem bist Verilog Module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:105.48kb
    • 提供者:jc
  1. LIP3001CORE_cpu

    0下载:
  2. CPU Verilog Module source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:159.47kb
    • 提供者:jc
« 1 2 ... .78 .79 .80 .81 .82 2683.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com