CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .76 .77 .78 .79 .80 2981.82 .83 .84 .85 .86 ... 4323 »
  1. MAC

    0下载:
  2. this a Multiplier and Accumulate (MAC). written in VHDL-this is a Multiplier and Accumulate (MAC). written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:775.4kb
    • 提供者:saleh
  1. pc_remote

    0下载:
  2. pc remote is a very good application for many purposes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:198.48kb
    • 提供者:sh
  1. VerilogFIR

    0下载:
  2. low pass FIR filter programmed by Verilog, you can change the coefficients in the program to achieve different response
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.03mb
    • 提供者:吴恒
  1. Verilog_Helper

    0下载:
  2. 一个简单的verilog绘图工具,工具向数据库导入电路连接信息,程序通过数据库的信息刷新屏幕,并且向用户导出门级建模的verilog语句-Verilog a simple drawing tools, tools, electrical connections to the database information into the program information through the database to refresh the screen, and exported to th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.42mb
    • 提供者:小威
  1. 4weiquanjia

    0下载:
  2. 用VHDL写的4位全加器,5.1版本编写的-Use VHDL to write four full adder, 5.1 version of the written
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:130.29kb
    • 提供者:廖星
  1. fenpin2500

    0下载:
  2. 用VHDL写的分频器,分频大小为2500分频-Written with VHDL divider, size frequency frequency 2500
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:154.3kb
    • 提供者:廖星
  1. clock

    0下载:
  2. 用VHDL编写的电子钟,可以显示时间,调节时,分,秒;有整点报时功能。-Prepared using VHDL clock can display time, adjust hours, minutes, seconds a whole hour.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:22.06kb
    • 提供者:
  1. traficlight

    0下载:
  2. 小学期做的交通灯程序,实现红,黄,绿灯按实际情况比例显示,黄灯有闪烁功能;系统有复位和紧急暂停功能-Primary process of doing the traffic lights to achieve red, yellow, green ratio of the actual situation shows that there are flashing yellow light function system reset and emergency Pause
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.12kb
    • 提供者:
  1. frequence

    0下载:
  2. 小学期做的频率计,功能是计算输入信号的频率-Primary frequency of doing design, function is to calculate the frequency of the input signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:499.11kb
    • 提供者:
  1. OFDM

    0下载:
  2. IMPLEMENTATION OF OFDM TRANSMITTER AND RECEIVER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:5.08kb
    • 提供者:sandeep
  1. Verilog_language

    0下载:
  2. Verilog hardware descr iption language.pdf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.07mb
    • 提供者:xie
  1. clockb

    0下载:
  2. 用VHDL编写的电子钟,是我的课程设计。功能为全电子钟。-VHDL Clock。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:44.25kb
    • 提供者:一止
« 1 2 ... .76 .77 .78 .79 .80 2981.82 .83 .84 .85 .86 ... 4323 »
搜珍网 www.dssz.com