CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .73 .74 .75 .76 .77 2978.79 .80 .81 .82 .83 ... 4323 »
  1. slice

    0下载:
  2. A technique for constructing a processor from modules,each of which processes one bit-field or “slice” of an operand.Bit slice processors usually consist of an ALU of 1,2,4 or 8-bits and control lines including carry or overflow signals usually inter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.11kb
    • 提供者:gopan
  1. c_bchange

    0下载:
  2. 实现数据的串行转并行运算,并连续转换,每转换16个数据后,发出一个使能信号-Serial transfer of data parallel computing, and continuous change, each of 16 data conversion, issue an enable signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:725byte
    • 提供者:郭金强
  1. locatQR2d

    0下载:
  2. 二维条码处理。一些代码,不是很全,仅供参考-something of 2dbarcode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:5.76kb
    • 提供者:彭青峰
  1. shift_light

    0下载:
  2. 流水灯可以左移右移,可改变代码来改变频率-Water light can be shifted to right or left ,we can verify the code to change the frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.74kb
    • 提供者:李杰
  1. USB4716ARMCE

    0下载:
  2. 数据采集模块USB4716 的ARM驱动程序可直接安装在wince系统中-qudongsofeware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:91.92kb
    • 提供者:胡建勇
  1. MIPS_UNI_v0

    0下载:
  2. verilog mips unicycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:12.39kb
    • 提供者:Testa
  1. Post_simulation_based_QuartusII_ModelSimSE(Verilog

    0下载:
  2. 详细的讲解了怎样利用modelsim进行后仿真,对初学者很有帮助。-In detail how to use modelsim post-simulation, helpful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:985.36kb
    • 提供者:
  1. ebiu_ctl

    0下载:
  2. VHDL语言编写的外总线控制器,带有aes加密模块-VHDL language external bus controller, with aes encryption module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.31kb
    • 提供者:julia
  1. cf5_0

    0下载:
  2. 标准niosii,具有CF接口,可以读写CF卡,已经测试过可以使用-Standard niosii, a CF interface, CF card can read and write, has been tested using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.53mb
    • 提供者:jie
  1. key

    0下载:
  2. 扫描键盘阵列由复数行以及复数列所交错而成,每一这些行以及每一这些列的交错处是对应至一键盘钮,当某个键被按下时,阵列会产生一选择信号并输送给7段数码管解码器显示-enter the key and display in 7 sections of numerical code tubes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:24.38kb
    • 提供者:陆咏梅
  1. LED_MAX

    0下载:
  2. led点阵的动态演示,流动显示。点阵显示模块提供16*16点阵输出,采用扫描的方式工作,动态扫描的意思简单地说就是逐行轮流点亮,这样扫描驱动电路就可以实现多行(比如16行)的同名列共用一套驱动器。-led dot matrix display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:43.57kb
    • 提供者:陆咏梅
  1. verilog

    0下载:
  2. 各种基础的Verilog hdl实验的实验报告,包括D触发器,移位寄存器,选择器,译码器等等,有很详细的操作步骤,对于初学者很有用。-All based on Verilog hdl experiments are reported, including the D flip-flops, shift registers, selectors, decoders, etc., there are detailed steps, useful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.21mb
    • 提供者:yangshisong
« 1 2 ... .73 .74 .75 .76 .77 2978.79 .80 .81 .82 .83 ... 4323 »
搜珍网 www.dssz.com