资源列表
hdl
- ACTEL FPGA 6位数码管计数999999，Verilog描述-ACTEL FPGA 6 bits digital tube count 999999, Verilog descr iption
Compare_4bit_74hc85
- ACTEL FPGA 74HC85实例演示，Verilog描述-ACTEL FPGA 74HC85 examples demonstrate, Verilog descr iption
traffic
- 采用VHDL语言编写的控制交通灯工作的程序。分为四个部分：1，分频器，2，计数并产生控制信号，3，交通灯信号产生，4，交通灯总体描述。点击lzh6.aws打开工作空间-VHDL language used to control traffic lights work procedures. Divided into four parts: 1, divider, 2, count and generates control signals, 3, traffic signal generatio
date
- Verylog HDL实现数字时钟，没有小时，如果需要可以自己该一下-Verylog HDL
filipe
- Elevator descr iption in VHDL
elecfans.com-EP1C3T100
- 引脚功能说明，FPGA的管脚希望大家好好努力，希望对大家有帮助。-thank
VHDL_Examples_foreducation
- 一些Verylog HDL的小程序，自己琢磨一下啊-VERYLOG HDL
veriloghdl110
- Verylog HDL 程序，喜欢的朋友可以拿去看一下啊-Verylog HDL
FPGA_design_study
- Verylog HDL 程序，喜欢的朋友可以拿去看一下-Verylog HDL
Verilogintrc1
- Verylog HDL 一些小程序，可以借鉴一下-Verylog HDL
vhdlEXAMPLE
- VHDL 的一些程序，看一下-VHDL
displayHELLO
- verilog语言编写，在altera公司的de2实验板上实现八个数码管循环显示HELLO-verilog language, in the experimental altera de2 board to achieve the company' s eight digital control loop shown HELLO