资源列表
yanu_latest.tar
- YANU yet another vhdl uart core
adder16_2
- 16位2级流水线加法器的Verilog设计-16 2 pipeline adder Verilog Design
ade
- 用VERILOG HDL 语言实现一个8位串行乘法器-VERILOG HDL language with an 8-bit serial multiplier
TheVerilogHDLThirdeEdition
- 第三版的Verilog HDL 硬件描述语言-The Verilog HDL Thirde Edition
divider
- 用VERILOG实现一个被除数为8位、除数为4位的高效除法器-With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider
dds
- 用Verilog语言实现基于dds技术的余弦信号发生器，其输出位宽为16比特-Dds with the Verilog language technology based on the cosine signal generator, the output bit width is 16 bits
verilogreferenceguide
- Verilog的基础知识,都是一些常用而且基本的操作知识-Verilog HDL fundermental skills
verilog
- verilog学习课件。介绍了verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。-verilog learning courseware. Introduced the verilog hardware descr iption language basics, including basic elements of language and basic structure, and the use of the language
Verilog
- 32位存储器Verilog附带test文件，可以在modulesim仿真 还有加法、减法器，译码器等常用Verilog器件，都附带仿真test。-Memory test with Verilog
verilog
- 一个很好的关于verilog的PPT 第1章 EDA设计与Verilog HDL语言概述 第2章 Verilog HDL基础与开发平台操作指南 第3章 Verilog HDL程序结构 第4章 VERILOG HDL语言基本要素 第5章 面向综合的行为描述语句 第6章 面向验证和仿真的行为描述语句 第7章 系统任务和编译预处理语句 第8章 VERILOG HDL可综合设计的难点解析 第9章 高级逻辑设计思想与代码风格 第10章 可综合状态机开发实例 第1
VerilogHDL
- Verilog不错的讲义，很详细，有很多例子-Verilog good lecture, very detailed, there are many examples
LDO
- 收集的9篇关于LDO的研究生学位论文 1、LDO线性恒流型高亮度LED驱动的研究与设计 2、大电流_高稳定性LDO线性电源芯片的设计和实现 3、带有双电子开关的LDO电源管理芯片的设计 4、高精度_低噪声LDO线性调整器的设计 5、基于单片DC_DC的LDO设计 6、集成于GPS射频芯片的LDO设计 7、具有LDO模式的电流模同步降压型稳压器芯片XD1112设计 8、利用Verilog_A对LDO_Charg_省略_自动切换电源管理芯片的Top_ 9、一种基于