CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .20 .21 .22 .23 .24 3025.26 .27 .28 .29 .30 ... 4323 »
  1. RS_Verilog

    1下载:
  2. there is a verilogHDL about RS decoder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:98.81kb
    • 提供者:maechel
  1. DE2_lab_exercises

    0下载:
  2. 这是台湾友晶科技为DE2 FPGA开发板所提供的学习资料,非常适合大学数字电路的学习以及FPGA入门的人学习。-This is the Friends of the crystal technology DE2 FPGA development board provides learning materials, is ideal for university study and FPGA digital circuit who started learning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.07mb
    • 提供者:王显海
  1. music

    0下载:
  2. verilog HDL编写的文件,实现音乐播放,FPGA为EP2C8Q208C8N,编译通过,详细内容参考代码。-verilog HDL documents prepared, the music player, FPGA to EP2C8Q208C8N, compile, details reference code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.91kb
    • 提供者:维斯
  1. 100226_AsiaSolar

    0下载:
  2. solar energie documents-solar energie document, very important for us
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.13mb
    • 提供者:zhou
  1. 21840261RS(32to28)encoderanddecodervhdl

    0下载:
  2. (32,28)编码和译码程序 ,基于vhdl来实现的,并且在quartus中运行实现-(32,28) coding and decoding process, based on vhdl to achieve, and run to achieve in quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.11mb
    • 提供者:wmm
  1. ps2

    0下载:
  2. ps2接口 用Verilong编写。经过测试无误。用于键盘 鼠标等设配与cpu通信使用。-Transmission of the overall framework. Tsinghua University s pilot project. Get state funds to support 863 projects
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:24.46kb
    • 提供者:柳承化
  1. bcd7

    0下载:
  2. bcd管的实现-BCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:270.25kb
    • 提供者:Renlonghao
  1. FIR

    0下载:
  2. 实现FIR滤波,利用Verilog语言对其进行了设计 -FIR filter implementation using Verilog language design was carried out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.94mb
    • 提供者:翁萍
  1. FSK

    0下载:
  2. FSK编码器的实现例程 VHDL语言编写-FSK encoder to achieve routine VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:261.94kb
    • 提供者:Ivan_s
  1. UART

    0下载:
  2. uart 串口实现例程 VHDL语言实现-uart serial interface routines VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:7.16kb
    • 提供者:Ivan_s
  1. CMI

    0下载:
  2. CMI编码器的实现例程 vhdl语言实现-Implementation of CMI encoder vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:219.27kb
    • 提供者:Ivan_s
  1. VGA

    0下载:
  2. VGA彩条发生器的实现 VHDL语言实现-VGA color bar generator, VHDL language to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.09kb
    • 提供者:Ivan_s
« 1 2 ... .20 .21 .22 .23 .24 3025.26 .27 .28 .29 .30 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭