CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .24 .25 .26 .27 .28 3029.30 .31 .32 .33 .34 ... 4323 »
  1. quartus_project

    0下载:
  2. verilog的一些代码,都是自己写的,欢迎拍砖-verilog some of the code is written in his welcome Paizhuan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.29mb
    • 提供者:邱柳钦
  1. lcd1602

    0下载:
  2. 液晶显示屏LCD1602程序应用例子,包括函数调用的库文件。-LCD LCD1602 program application examples, including function calls the library file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:40.27kb
    • 提供者:孔力
  1. IVLSIC03

    0下载:
  2. ieee paper with doc and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13.11mb
    • 提供者:susheel
  1. PS2KEYBOARD

    0下载:
  2. 通过PS2键盘接口,实现简单的键盘到FPGA通信,将按键ASC码显示在LED上。-this is a design of PS2keyboard based on PS2 protocol, realizing the display of the ASC code of each key on the led.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:388.12kb
    • 提供者:guocan
  1. EDAexample

    0下载:
  2. EDA设计的VHDL语言实现的一些例子!-EDA VHDL design language are some examples!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:22.62mb
    • 提供者:Mad
  1. IVLSIC01

    0下载:
  2. vlsi project ieee 2006 with doc and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.96mb
    • 提供者:susheel
  1. vhd

    0下载:
  2. 波形发生器 是基于VHDL的原码;可以下载下来看看。-waveform generator for VHdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:861byte
    • 提供者:chl
  1. VHDL1

    0下载:
  2. 4位并行加法器,a3,a2,a1,a0,b3,b2,b1,b0,cin为输入,cout,s3,s2,s1,s0为输出-4-bit parallel adder, a3, a2, a1, a0, b3, b2, b1, b0, cin as the input, cout, s3, s2, s1, s0 as the output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:566byte
    • 提供者:张道宁
  1. seg4_to_7

    0下载:
  2. 7段数码管译码器,在quartus里面实现,4为二进制数转换为7段数码管显示方式的二进制数-7 digital control decoder, which achieved in quartus, 4 for the binary number is converted to 7-segment digital display means of a binary number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.33kb
    • 提供者:张道宁
  1. zonggongcheng

    0下载:
  2. 三个结合起来的D触发器的vhdl,分别是电平触发,上升沿出发和下降沿出发。-Combining the three D flip-flop vhdl, respectively, trigger level, rising and falling edge start start.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.13kb
    • 提供者:张道宁
  1. FFt

    0下载:
  2. 基2FFT蝶形运算器,代码有仿真用数据。主代码用于仿真,碟形运算和复数乘法元件化-Based 2FFT butterfly, code with simulation data used. Master code for simulation, dish components of computing and complex multiplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.52kb
    • 提供者:treeyellow
  1. designwithVHDL

    0下载:
  2. lj-mc500b avr+51+cpld开发板自带VHDL电子书-lj-mc500b avr+51+ cpld development board comes with VHDL eBook
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.23mb
    • 提供者:treeyellow
« 1 2 ... .24 .25 .26 .27 .28 3029.30 .31 .32 .33 .34 ... 4323 »
搜珍网 www.dssz.com