资源列表
SinglecycleCPU
- 用Verilog实现一个简单的单周期CPU，并运行Quicksort程序以验证正确性。-This file is written in Verilog to achieve a single cycle processor. It can run in Quartus2.
PipelineCPU
- 用Verilog实现一个简单的流水线CPU，并运行一个Quicksort程序。这是Berkley，eecs系的计算机系统结构课程实验的实验三。-This file is written in Verilog to achieve a simple pipeline CPU, which can run a Quicksort program.
exp5_clock
- VHDL语言编写的数字钟 具有清零、暂停、调整时间等功能-VHDL language of the digital clock has a clear, pause, adjust the time function
simpleCPUdesign
- 本文档介绍了一个简单的单周期CPU，和流水线CPU的实现过程。 这是我们完成伯克利大学EECS系计算机系统结构课程的实验文档，实验信息见http://www-inst.eecs.berkeley.edu/~cs152/fa05/-This document describes a simple single-cycle CPU, and CPU pipeline implementation process. This is the complete Berkeley EECS Departme
spiflashcontroller
- -- This program is free software you can redistribute it and/or -- modify it under the terms of the GNU General Public License -- as published by the Free Software Foundation either version 2 -- of the License, or (at your option) any later ver
uart
- 自己写的Verilog写的串口程序，实现收发功能。方法不错，可以参考下。-verilog...uart...
PRJ
- 四个 LED 从左到右依次点亮（跑马灯效果） ，周而复始；按下复位按键后， 四个 LED 熄灭，然后再恢复到跑马灯的效果。-4 LED light up from left to right (Marquee effect), again and again press the reset button, the four LED is off, then back to the Marquee effect.
DF2C8_02_Key_SW_LED
- 1：按下复位按键，四个 LED 熄灭 2：如果拨码开关全部为 OFF 状态（输入 1111） ，四个 LED 从左到右依次点亮（跑马灯 效果） ，周而复始； 3：如果拨码开关不全为 OFF 状态（输入 0000~1110） ，四个 LED从左到右依次点亮（跑 马灯效果） ，周而复始； 4：如果按下四个轻触按键中的任意一个，LED 将全部点亮，放开按键后 LED 将恢复到 左移或右移操作，但移位操作的计
DF2C8_03_NixeTube
- ：8 个数码管从 0 开始计数，每次增加 1；每位显示的字符包括从 “0~F”16 个十六进制数； 按下复位按键之后，计数从 0 重新开始。由此可验证数码管、有 源时钟和复位按键等功能。-: 8 digital tube starts counting from 0, for each increase of 1 each displayed character from " 0 ~ F" 16 hexadecimal numbers press the
MultiCycle_CPU
- MultiCycle_CPU，verilog语言书写-MultiCycle_CPU
myspu
- vhdl编写的cpu程序，直接用状态机编写的，没有微指令过程，基本算法都包含，新手学习用-vhdl cpu written procedures for the preparation of a state machine directly, without microcode process, the basic algorithms are included, beginners learn to use
DF2C8_05_VGA
- 用Verilog语言在fpga 上实现VGA现实，在显示器上显示一些字符。-Fpga using Verilog language to achieve VGA reality, in some characters on the display.