CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .88 .89 .90 .91 .92 3493.94 .95 .96 .97 .98 ... 4323 »
  1. pc_cal

    0下载:
  2. VHDL code calculation system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.49mb
    • 提供者:Rakhun
  1. fenpin

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:qian
  1. FFT

    0下载:
  2. FFT的资料,有很多的论文和文章。主要用于FPGA的设计-FFT data, there are many papers and articles. Mainly used for FPGA design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.17mb
    • 提供者:qian
  1. stopwatch

    0下载:
  2. The program is written in verilog to accomplish functions of a stopwatch. It can be implemented in Xilinx FPGA spartan 3 board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:2.32kb
    • 提供者:flyingwings
  1. Com_transmitter

    0下载:
  2. *本程序发送一串数据,68 07 17 E9 16 本程序调试成功。可以将程序中的Data 改为输入变量,从而实现 接受一个8位数据,并将其按照68 07 17 E9 16的形式发送出去-* The procedure to send a string of data, 68 07 17 E9 16 debugging success of this procedure. Procedures can be changed in the Data input variables to ach
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:203.12kb
    • 提供者:张金斗
  1. PWMGenerator1

    0下载:
  2. 介绍:仅仅实现8bitPWM功能,没有别的功能,通过设置data数据可以设定占空比 频率是clk/255 HZ-Introduction: 8bitPWM only the realization of functions, no other function, data can be data by setting the duty cycle frequency is set clk/255 HZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:180.69kb
    • 提供者:张金斗
  1. fpga

    0下载:
  2. 非常 好的资料,大家积极下载!大家一定一定要好好学习-Very good material, actively download!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:944.42kb
    • 提供者:buaabuaa
  1. RAM

    0下载:
  2. 曾经做过一电子竞赛课题部分,硬件描述语言VHDL做数据存储器512位存储深度,-Competition has been a subject of electronic parts, hardware descr iption language VHDL do data memory storage depth of 512,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:347.22kb
    • 提供者:zengyong
  1. dds2

    0下载:
  2. 同样逻辑分析仪中部分硬件描述语言VHDL做的DDS模块,-The same part of the logic analyzer in VHDL hardware descr iption language modules do DDS,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:729byte
    • 提供者:zengyong
  1. TRIGER

    0下载:
  2. 触发方式,多种触发方式包括序列触发,和电平触发等多种触发,可以做到16路输入-Trigger mode, trigger a variety of ways including the sequence of the trigger, and trigger-level trigger, etc., can do the importation of 16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:164.55kb
    • 提供者:zengyong
  1. FreCore8051

    0下载:
  2. 基于ACTEL FPGA的测频模块,测频精度非常高!-ACTEL FPGA-based module of the frequency measurement, frequency measurement accuracy is very high!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.66mb
    • 提供者:liukai
  1. codeoffrequencydemultiplication

    0下载:
  2. 分频程序,用vhdl语言编写的,适用于fpga初学者。-frequency demultiplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.74kb
    • 提供者:QQ
« 1 2 ... .88 .89 .90 .91 .92 3493.94 .95 .96 .97 .98 ... 4323 »
搜珍网 www.dssz.com